| 主权项 |
1.一种制造一半导体装置的方法,其包含以下步骤:提供其中形成一闸电极图案之一半导体基板;以及藉由实行多重同时沈积与蚀刻程序而形成包括一多层氧化物膜之一层间绝缘膜以埋藏该闸电极图案。2.如申请专利范围第1项之制造一半导体装置之方法,其中藉由同时实行用于一HDP氧化物膜之一沈积与蚀刻程序来实施该多重同时沈积与蚀刻程序。3.如申请专利范围第1项之制造一半导体装置之方法,其中当实施该多重同时沈积与蚀刻程序时,欲沈积并蚀刻的氧化物膜之一沈积与蚀刻速率在1至25的范围内。4.如申请专利范围第1项之制造一半导体装置之方法,其中该层间绝缘膜具有1.44至1.48之一表面折射率。5.如申请专利范围第1项之制造一半导体装置之方法,其中藉由使用一电浆喷溅来实施该蚀刻程序。6.一种制造一半导体装置的方法,其包含以下步骤:提供其中形成一闸电极图案之一半导体基板;以及藉由同时实行一第一沈积与蚀刻程序而在整个结构上形成一第一HDP氧化物膜;以及藉由同时实行一第二沈积与蚀刻程序而在整个结构上形成一第二HDP氧化物膜。7.如申请专利范围第6项之制造一半导体装置之方法,其中藉由使用一电浆喷溅来实施该蚀刻程序。8.如申请专利范围第6项之制造一半导体装置之方法,其中该第一HDP氧化物膜之一沈积与蚀刻速率在3至25之一范围内。9.如申请专利范围第6项之制造一半导体装置之方法,其中该第二HDP氧化物膜之一沈积与蚀刻速率在1至3之范围内。10.如申请专利范围第6项之制造一半导体装置之方法,其中该第二HDP氧化物膜具有1.44至1.48之一表面折射率。图式简单说明:图1系用于解说传统问题之一SEM图;图2A至2C系用于解说依据本发明之制造一半导体装置之一方法之断面图;图3A至3C系在依据包括一沈积步骤、一蚀刻步骤及一沈积步骤之一过程而实施多重沈积与蚀刻程序情况下之概念图;图4A至4E系在依据包括一沈积步骤、一蚀刻步骤、一沈积步骤、一蚀刻步骤及一沈积步骤之一程序而实施多重沈积与蚀刻程序情况下的概念图;图5系在实施多重同时沈积与蚀刻程序以形成一HDP氧化物膜后所获得之一SEM图;图6A系用于解说当蚀刻速率低于沈积速率时藉由一同时沈积与蚀刻程序而形成的一层间绝缘膜之一断面图,图6B系用于解说当该蚀刻速率高于该沈积速率时藉由一同时沈积与蚀刻程序而形成的一层间绝缘膜之一断面图;以及图7A及7B为解说藉由二步骤之一同时沈积与蚀刻程序而形成之一HDP氧化物膜之断面图。 |
