| 主权项 |
1.一种用以在排列式图形架构中减少原始储存需求与改善记忆体频宽使用之方法,包含:决定一图形基元和一第一及二箱交集;将和该图形基元对应之多个顶点写入位于一记忆体装置之第一箱储存区;以及将多个指标写入位于该记忆体装置之第二箱储存区,该等指标表示该等顶点资料位置。2.如申请专利范围第1项之方法,其中将和该图形基元对应之多个顶点资料写入位于记忆体装置之第一箱储存区的步骤包含将和该图形基元对应之多个顶点资料写入位于一帧缓冲器之第一箱储存区。3.如申请专利范围第2项之方法,其中将多个指标写入位于该记忆体装置之第二箱储存区的步骤包含将多个指标写入位于该图框缓冲器之第二箱储存区。4.如申请专利范围第1项之方法,其中将多个和该图形基元对应之顶点资料写入位于一记忆体装置之第一箱储存区的步骤包含将多个和该图形基元对应之顶点资料写入位于主记忆体之第一箱储存区。5.如申请专利范围第4项之方法,其中将多个指标写入位于该记忆体装置之第二箱储存区的步骤包含将多个指标写入位于该主记忆体之第二箱储存区。6.如申请专利范围第5项之方法,另包含:将该等顶点之一之资料载入一顶点快取记忆体;将该等指标之一读至一图形控制器;以及利用该一指标存取储存于该顶点快取记忆体之该一顶点资料。7.一种用以在排列式图形架构中减少原始储存需求与改善记忆体频宽使用之装置,包含一箱撷取单元,用以自位于一记忆体之第一箱储存区撷取基元资料,该基元料包含一指标,用以表示和一顶点对应之资料记忆体位置,该箱撷取单元另撷取和由该指标表示之顶点对应之资料。8.如申请专利范围第7项之装置,该记忆体包含一主记忆体装置。9.如申请专利范围第7项之装置,该箱撷取单元由一图框缓冲器撷取对应该指标表示之顶点之资料。10.如申请专利范围第7项之装置,该箱撷取单元由一主记忆体装置撷取对应该指标表示之顶点之资料。11.如申请专利范围第7项之装置,另包含一顶点快取记忆体,该箱撷取单元自该顶点快取记忆体撷取对应于该顶点之资料。12.如申请专利范围第11项之装置,其中该顶点快取记忆体包含多个输入项,各输入项储存32位元组的顶点资料。13.一种用以在排列式图形架构中减少原始储存需求与改善记忆体频宽使用之系统,包含:一处理器;一记忆体控制器和该处理器耦合;一主记忆体和该记忆体控制器耦合;以及一图形控制器,包含一箱撷取单元自位于该主记忆体之第一箱储存区撷取基元资料,该基元资料包含一指标表示和一顶点对应资料之记忆体位置,该箱撷取单元另对应该指标表示之顶点撷取资料。14.如申请专利范围第13项之系统,该箱撷取单元自耦合至该图形控制器之图框缓冲器撷取和该指标表示顶点对应之资料。15.如申请专利范围第13项之系统,该箱撷取单元自该主记忆体撷取和该指标表示之顶点对应之资料。16.如申请专利范围第13项之系统,该图形控制器另包含一顶点快取记忆体,该箱撷取单元自该顶点快取记忆体撷取对应该指标表示之顶点之资料。17.如申请专利范围第16项之系统,其中该顶点快取记忆体包含多个登录,各登录储存32位元组的顶点资料。图式简单说明:图1是依照先前系统于显示萤幕配置之一些3D物件。图2说明依照先前系统将图1之该等物件以箱排序。图3是包含一排列式图形架构之先前系统方块图。图4是用以在排列式图形架构中减少记忆体频宽使用之方法实施例流程图。图5是用以在排列式图形架构中减少记忆体频宽使用之方法实施例流程图,其中图形原始储存区位于系统记忆体。图6是用以在排列式图形架构中减少记忆体频宽使用之方法实施例流程图,其中图形原始储存区位于一本地图形记忆体。图7方块图之系统包含一包含顶点快取记忆体之图形控制器实施例。 |
