不同记忆体间之缓冲控制架构及方法

摘要

一种不同记忆体间之缓冲控制架构及方法，用来作为记忆体间资料传输时之缓冲控制。该不同记忆体间之缓冲控制架构包含有：微处理器，系用以处理记忆体汇流排资料的传输；第一记忆体，系连结于该微处理器；第二记忆体，系连结于该微处理器；藉此，第一记忆体与第二记忆可经由微处理器的控制而相互传输资料。