| 主权项 |
1.一种具有资料反向电路的半导体装置,具有将某 个周期的资料与前一个周期的输出资料相比较,判 断构成上述资料之全部位元的过半数是否发生反 向,当上述资料的过半数位元反向时,将上述周期 资料加以反向来输出的资料反向功能, 其特征在于包括: 复数个资料比较电路,分别对应到上述输出端子的 输出顺序被预先决定的复数个资料被平行传送的 复数条路径来设置,将时间上前后的资料加以比较 ; 复数个多数决电路,输入相当于复数个输出端子数 的上述资料比较电路的比较结果,然后进行多数决 并输出判定结果;及 复数个反向旗标产生电路,根据上述复数个多数决 电路的上述判定结果,产生用来标示来自上述复数 个输出端子的资料被反向输出的反向旗标; 复数个周期的资料反向是被判定平行地来进行。 2.如申请专利范围第1项所述的具有资料反向电路 的半导体装置,其中可以对双资料率的时脉信号的 上升边缘所决定资料的转送路径与下降边缘所决 定资料的转送路径分别设置上述资料比较电路、 上述多数决电路、及上述反向旗标产生电路所构 成的电路群。 3.一种具有资料反向电路的半导体装置,该半导体 装置包括: 复数条资料输出端子; 对应于每1条上述资料输出端子的第1到第P个埠,其 经由上述1条资料输出端子来输出,用以将第1到第P (P为预先决定的2以上的整数)个位元资料平行地输 出,其中第1到第P个位元资料系依此顺序促上述1条 资料输出端子来输出; 分别对应于上述第1到第P个埠之第1到第P个资料比 较电路,其中第i(i是1到P之间的整数)个资料比较电 路是将第i-1埠(当i为1时,第i-1埠为第P埠或者初期 値)的资料与第i个埠的资料相比较,输出第i个比较 旗标信号; 第1到第P个多数决电路,对应于上述半导体装置的 上述复数条资料输出端子,分别依据对应于上述第 1到第P个埠的资料比较电路并且相当于资料输出 端子数目的第i个比较旗标信号,来判定不一致的 个数是否超过半数;及 第1到第P个反向旗标产生电路,分别对应到上述第1 到第P个多数决电路; 其中,第i(i为1到P之间的整数)个反向旗标产生电路 将第i-1个埠的反向旗标信号(当i为1时,第i-1个埠为 第P个埠或初期値),与第i个多数决电路的判定结果 相比较,输出第i个反向旗标信号; 其中,更包括第1到第P个资料反向电路,当第i(i为1 到P之间的整数)个资料反向电路显示上述第i个反 向旗标信号反向时,将上述第i个埠的资料加以反 向,从上述资料输出端子加以输出。 4.如申请专利范围第3项所述的具有资料反向电路 的半导体装置,其中对1个资料输出端子,将上述第1 到第P个埠的资料,依第1到第P个埠的顺序来排序, 然后将资料转换成串列后加以输出。 5.一种具有资料反向电路的半导体装置,依据从第1 逻辑値至第2逻辑値的迁移,及从上述第2逻辑値至 上述第1逻辑値的迁移,在1个时脉周期中,从1个资 料端子输出2次资料, 其特征在于包括: 第1及第2资料比较电路,从上述时脉信号的第1逻辑 値迁移到第2逻辑値的第1迁移,与从上述第2逻辑値 到上述第1逻辑値的第2迁移时所分别输出的资料 被转送的第1与第2路径相连接; 上述第1资料比较电路藉着比较在上述第1路径中, 上述时脉信号的第1迁移时序时的资料,与上述第2 路径中,上述第1迁移时序之前的上述时脉信号的 第2迁移时序时的资料间是否一致,来判定上述第1 迁移前的上述第2迁移与上述第1迁移时的资料是 否有切换,将判定的结果作为第1输出信号来加以 输出; 上述第2资料比较电路藉着比较在上述第1路径中, 上述时脉信号的上述第1迁移时序时的上述资料, 与在上述第1迁移之后的上述时脉信号的第2迁移 时序的资料间是否一致,来判定上述第1迁移时与 上述第1迁移后的上述第2迁移间是否有资料的切 换,将判定结果作为第2输出信号来加以输出; 第1多数决电路,输入相当于半导体装置的资料端 子数目的来自上述第1资料比较电路的第1输出信 号群,判定上述第1输出信号群中是否有过半数的 资料发生切换,输出第1判定结果信号; 第2多数决电路,输入相当于半导体装置的资料输 出端子数目的上述第2资料比较电路的第2输出信 号群,判定上述第2输出信号群中是否有过半数的 资料发生切换,输出第2判定结果信号; 第1反向旗标产生电路,根据来自上述第1多数决电 路的上述第1判定结果信号,与来自上述时脉信号 的至少一个迁移前的第2反向旗标的値,来产生第1 反向旗标; 第2反向旗标产生电路,根据上述第2多数决电路的 上述第2判定结果信号,与上述时脉信号的至少一 个迁移前的上述第1反向旗标的値,来产生第2反向 旗标; 第1资料反向电路,根据上述第1反向旗标的値,当上 述第1反向旗标显示过半数的资料发生切换时,将 上述第1路径上的资料加以反向来输出;及 第2资料反向电路,根据上述第2反向旗标的値,当上 述第2反向旗标显示过半数的资料发生切换时,将 上述第2路径的资料加以反向来输出; 上述第1及第2反向旗标产生电路,将上述第1及第2 反向旗标信号,作为显示输出资料发生反向的旗标 ,从半导体装置的控制端子来加以输出。 6.如申请专利范围第5项所述的具有资料反向电路 的半导体装置,其中可以将上述第1及第2资料比较 电路及上述第1及第2资料反向电路,设置在上述第1 及第2路径的资料被传送到输出电路的资料滙流排 上所设的栓锁器电路部上。 7.如申请专利范围第5项所述的具有资料反向电路 的半导体装置,其中包括: 平行串列转换电路,平行地输入分别来自上述第 1及第2资料反向电路的输出,经平行串列转换后 加以输出;及 输出缓冲器电路,输入来自上述平行串列转换电 路的输出资料,从输出端子加以输出。 8.如申请专利范围第6项所述的具有资料反向电路 的半导体装置,其中包括: 第1与第2栓锁器电路,上述栓锁器电路部与上述第1 、第2路径相连接,将平行地被输出到上述第1、第2 路径上的第1、第2的资料,在取样用的第1时脉信号 的上述第1与第2迁移时加以栓锁输出; 第3栓锁器电路,将上述第1栓锁器电路的输出,在上 述取样用的第1时脉信号的第1、第2迁移其中之一 的迁移时取得,在另一边的迁移时加以输出; 第4栓锁器电路,输入上述第2栓锁器电路的输出,在 上述取样用第1时脉信号的第1、第2迁移的上述一 边的迁移时加以栓锁输出; 第5栓锁器电路,输入上述第4栓锁器电路的输出,在 上述取样用第1时脉信号的第1、第2的迁移的上述 一边的迁移时进行栓锁输出;及 第6栓锁器电路,输入上述第5栓锁器电路的输出,在 取样用时脉信号的第1、第2迁移的另一边的迁移 时进行栓锁输出。 9.如申请专利范围第8项所述的具有资料反向电路 的半导体装置,其中上述第1资料反向电路输入上 述第3栓锁器电路的输出与其反向信号,输入上述 第1反向旗标信号作为选择控制信号,当上述第1反 向旗标信号显示反向时,由输出上述反向信号的第 1选择电路所构成; 上述第2资料反向电路,输入上述第6栓锁器电路的 输出与其反向信号,输入上述第2反向旗标信号作 为选择控制信号,当上述第2反向旗标信号显示反 向时,由输出上述反向信号的第2选择电路所构成 。 10.如申请专利范围第8项所述的具有资料反向电路 的半导体装置,其中上述第1资料比较电路,输入上 述第1路径的资料与上述第4栓锁器电路的输出来 检测是否一致; 上述第2资料比较电路输入上述第1及第2路径的资 料来检测是否一致。 11.如申请专利范围第8项所述的具有资料反向电路 的半导体装置,其中上述第1反向旗标产生电路包 括: 判定来自上述第1多数决电路的上述第1判定结果 信号,与来自上述第2反向旗标产生电路的上述第2 反向旗标是否一致的第1的比较电路;及 将上述第1比较电路的输出,在上述取样用的第2时 脉信号的第1、第2迁移中的一边的迁移时取得,在 另一边的迁移时输出的第7栓锁器电路; 上述第2反向旗标产生电路包括: 将来自上述第2多数决电路的上述第2判定结果信 号,在上述取样用第2时脉信号的第1、第2迁移中的 另一边的迁移时进行栓锁输出的第8栓锁器电路; 判定来自上述第1反向旗标产生电路的上述第1反 向旗标,与上述第8栓锁器电路的输出是否一致的 第2比较电路;及 将上述第8比较电路的输出,在上述取样用的第2时 脉信号的第1、第2迁移中的一边的迁移时取得,在 另一边的迁移时加以输出的第9栓锁器电路。 12.如申请专利范围第8项所述的具有资料反向电路 的半导体装置,其中具有重设上述第4栓锁器电路 的装置。 13.如申请专利范围第11项所述的具有资料反向电 路的半导体装置,其中具有重设上述第9栓锁器电 路的装置。 14.如申请专利范围第11项所述的具有资料反向电 路的半导体装置,其中上述取样用的第1、2时脉信 号,也可以是以半导体装置外部供给到上述半导体 装置的时脉信号来产生,且相互为同步。 15.如申请专利范围第11项所述的具有资料反向电 路的半导体装置,其中包括将来自单元阵列的读出 资料,在时脉信号的上升与下降的边缘时加以输出 的时脉同步型半导体记忆体,将来自上述半导体记 忆体的单元阵列的读出资料在时脉信号的上升与 下降边缘,从输出端子加以输出。 16.一种资料反向电路,输出由N(N为2以上的整数)个 位元所构成的平行资料, 其特征在于包括: 对应到上述N个位元准备有N组的第1到第P资料比较 装置,将上述平行资料依输出的时间顺序来分类成 相邻的P(P为2以上的整数)组,分别将第1到第P个上 述平行资料,与时间上前一个输出对象的平行资料 的相同位元位置的逻辑値加以比较,将一致与否的 逻辑値来加以输出; 第1到第P个多数判定装置,上述第p个多数判定装置 (p为1以上,P以下的整数)判定上述N组的上述第p个 资料比较装置所输出的N个逻辑値中不一致的个数 是否超过特定的数目,将判定结果作为逻辑値来加 以输出; 第1到第P反向旗标产生装置;及 资料保持装置,保持上述第P反向旗标产生装置的 输出逻辑値; 上述第p个反向旗标产生装置(p为2到P之间)判定第p -1反向旗标的输出逻辑値与上述第p多数判定装置 的输出逻辑値是否一致,输出判定结果的逻辑値来 作为第p反向旗标; 上述第1反向旗标产生装置判定资料保持装置所保 持的上述第P个反向旗标产生装置的输出逻辑値的 输出逻辑値与上述第1多数判定装置的输出逻辑値 间是否一致,输出判定结果的逻辑値来作为第1反 向旗标; 依据上述第1到第P反向旗标,将上述第1到第P的上 述平行资料中的分别的位元位置的逻辑値加以反 向之第1到第P资料反向装置,对应到上述N位元来准 备N组; 平行地输入来自上述第1到第P反向旗标产生装置 的上述第1到第P反向旗标,经平行串列转换后,串列 地依特定时间顺序来输出反向旗标信号的旗标输 出装置; 平行地输入来自上述第1到第P资料反向装置的输 出,经平行串列转换后,将转换成串列后的资料与 上述旗标输出装置所输出的反向旗标信号的时间 顺序同步后,对应到上述N个位元来准备N组从输出 端子输出的资料输出装置。 17.如申请专利范围第16项所述的资料反向电路,其 中上述资料比较装置、上述多数判定装置、上述 反向旗标产生装置、上述资料反向装置、上述旗 标输出装置,及上述资料输出装置中的至少一者, 与时脉信号同步地动作,从上述旗标输出装置来输 出反向旗标,并与上述时脉信号同步地从上述资料 输出装置输出资料。 18.如申请专利范围第16项所述的资料反向电路,其 中上述资料比较装置、上述多数判定装置、上述 反向旗标产生装置、上述资料反向装置、上述旗 标输出装置,及上述资料输出装置中的至少一者, 与时脉信号的上升及下降同步地动作,与上述时脉 信号的上升及下降同步地从上述旗标输出装置来 输出反向旗标,而且与上述时脉信号的上升及下降 同步地从上述资料输出装置输出资料。 19.如申请专利范围第16项所述的资料反向电路,其 中从上述旗标输出装置所输出的反向旗标中包含 有,上述资料输出装置所输出的资料是否为被输入 到资料反向电路的原始资料的逻辑値经反向后的 资料的资讯。 20.如申请专利范围第16项所述的资料反向电路,其 中的P为2或者4。 21.如申请专利范围第16项所述的资料反向电路,其 中上述的特定的数目为N/2或者其前后的整数値。 22.一种具有资料反向电路的半导体记忆装置,上述 资料反向电路包括一平行资料输出电路,其输出由 N(N为2以上的整数)个位元所构成的平行资料, 其特征在于包括: 对应到上述N个位元准备有N组的第1到第P资料比较 装置,将上述平行资料依输出的时间顺序来分类成 相邻的P(P为2以上的整数)组,分别将第1到第P个上 述平行资料,与时间上前一个输出对象的平行资料 的相同位元位置的逻辑値加以比较,将一致与否的 逻辑値来加以输出; 第1到第P个多数判定装置,上述第p个多数判定装置 (p为1以上,P以下的整数)判定上述N组的上述第p个 资料比较装置所输出的N个逻辑値中不一致的个数 是否超过特定的数目,将判定结果作为逻辑値来加 以输出; 第1到第P反向旗标产生装置;及 资料保持装置,保持上述第P反向旗标产生装置的 输出逻辑値; 上述第p个反向旗标产生装置(p为2到P之间)判定第p -1反向旗标的输出逻辑値与上述第p多数判定装置 的输出逻辑値是否一致,输出判定结果的逻辑値来 作为第p反向旗标; 上述第1反向旗标产生装置判定资料保持装置所保 持的上述第P个反向旗标产生装置的输出逻辑値的 输出逻辑値与上述第1多数判定装置的输出逻辑値 间是否一致,输出判定结果的逻辑値来作为第1反 向旗标; 依据上述第1到第P反向旗标,将上述第1到第P的上 述平行资料中的分别的位元位置的逻辑値加以反 向之第1到第P资料反向装置,对应到上述N位元来准 备N组; 平行地输入来自上述第1到第P反向旗标产生装置 的上述第1到第P反向旗标,经平行串列转换后,串列 地依特定时间顺序来输出反向旗标信号的旗标输 出装置; 平行地输入来自上述第1到第P资料反向装置的输 出,经平行串列转换后,将转换成串列后的资料与 上述旗标输出装置所输出的反向旗标信号的时间 顺序同步后,对应到上述N个位元来准备N组从输出 端子输出的资料输出装置。 23.一种具有资料反向电路的半导体装置,包括: 记忆体单元阵列;及 申请专利范围第16项所述的上述资料反向电路,将 在预先读取动作时一起从记忆体阵列读出的复数 个资料,分成时脉信号的上升侧所对应的资料与时 脉信号的下降侧所对应的资料分离来输入,P为2。 图式简单说明: [图1]说明本发明的实施型态中的资料反向电路的 构成区块图。 [图2]说明本发明的第1实施例子中的资料反向电路 的构成区块图。 [图3]本发明的第1实施例子中的主要部分的电路区 块图。 [图4]说明图3中的电路符号的等价电路图。 [图5]说明图2及图3中的信号的动作的时序图。 [图6]说明本发明的第1实施例子中的资料反向电路 中的各信号的资料的变化的例子图。 [图7]说明本发明的第2实施例子中的资料反向电路 的构成区块图。 [图8]说明先前的资料反向电路的构成区块图。 |
