发明名称 |
适用于控制多种分辨率等离子显示屏驱动器的方法 |
摘要 |
一种适用于控制多种分辨率ACPDP显示屏驱动器的方法,属ACPDP显示屏驱动器控制方法的技术领域。该方法需在由单片机1、拨码开关2、FLASH EEPROM 3、FPGA控制电路4、第一SDRAM 5和第二SDRAM 6所组成的控制电路内实施,包括以下操作步骤:单片机1初始化;读取拨码开关2的设置状态,并选择存储在FLASH EEPROM 3中的FPGA配置逻辑数据;选取拨码开关2设置的地址区段的FPGA配置逻辑数据,并读取该FPGA配置逻辑数据;按照FPGA标准的配置时序对FPGA控制电路4进行配置;单片机1中止运行,FPGA控制电路4输出数字逻辑控制信号,控制ACPDP显示屏驱动器7,与此同时,第一SDRAM 5和第二SDRAM 6交替进行写入和送显示的操作。 |
申请公布号 |
CN1622155A |
申请公布日期 |
2005.06.01 |
申请号 |
CN200410093143.8 |
申请日期 |
2004.12.17 |
申请人 |
华东师范大学 |
发明人 |
刘锦高;邱崧;胡文静;王淑仙;李外云;孙鸣;赵雯娴;毛敏 |
分类号 |
G09G3/28;H01J17/49;G09F9/313 |
主分类号 |
G09G3/28 |
代理机构 |
上海德昭专利事务所 |
代理人 |
程宗德;石昭 |
主权项 |
1.一种适用于控制多种分辨率等离子显示屏驱动器的方法,其特征在于,包括以下操作步骤:第一步拨码开关2按照联用的ACPDP显示器的分辨率的规格拨到对应分辨率的位置,单片机1初始化;第二步单片机1读取的拨码开关2的设置状态,根据读得的状态所对应的分辨率选择存储在FLASH EEPROM 3中相应的FPGA配置逻辑数据;第三步FLASH EEPROM 3中存储有四段不同的FPGA配置逻辑数据,存储在四个不同的地址区段,单片机1选取拨码开关2设置的地址区段的FPGA配置逻辑数据,并读取该FPGA配置逻辑数据;第四步单片机1按照FPGA标准的配置时序对FPGA控制电路4进行配置;第五步单片机1中止运行,由FPGA控制电路4根据写入的FPGA配置逻辑数据对其内部的资源进行配置,输出数字逻辑控制信号,控制ACPDP显示屏驱动器7,与此同时,第一SDRAM 5和第二SDRAM 6以交替方式工作:外部图像信号的数据写入第一SDRAM 5时,写在第二SDRAM6的另一帧图像数据则由FPGA控制电路4处理成ACPDP显示屏显示所需的数据,送入ACPDP显示屏驱动电路,在ACPDP显示屏上显示相应的图像,然后,外部图像信号的数据写入第二SDRAM 6,ACPDP显示屏上显示第一SDRAM 5的一帧图像数据。 |
地址 |
200062上海市中山北路3663号 |