发明名称 形成具有高深宽比的沟槽的蚀刻方法
摘要 本发明揭示了一种新的具有高深宽比的沟槽蚀刻方法,所述方法包括:首先提供一半导体底材,其上具有一介电层;然后,形成且限定一光阻层于介电层上;接着,进行一蚀刻步骤以形成一沟槽于介电层中,所述蚀刻步骤所使用的蚀刻剂至少包含一具有C<SUB>4</SUB>F<SUB>6</SUB>或CH<SUB>2</SUB>F<SUB>2</SUB>的混合气体,例如,C<SUB>4</SUB>F<SUB>6</SUB>/CH<SUB>2</SUB>F<SUB>2</SUB>/Ar/O<SUB>2</SUB>,C<SUB>4</SUB>F<SUB>6</SUB>/CH<SUB>2</SUB>F<SUB>2</SUB>/Ar/O<SUB>2</SUB>/CF<SUB>4</SUB>,C<SUB>4</SUB>F<SUB>6</SUB>/CH<SUB>2</SUB>F<SUB>2</SUB>/Ar/O<SUB>2</SUB>/C<SUB>2</SUB>F<SUB>6</SUB>等,以增加介电层与光阻层的蚀刻选择比与强化蚀刻剂的蚀刻能力;最后,移除光阻层以形成具有十分精确的临界尺寸的接触窗或介层洞。
申请公布号 CN1204606C 申请公布日期 2005.06.01
申请号 CN01142993.3 申请日期 2001.12.04
申请人 联华电子股份有限公司 发明人 吴燕萍;何岳风
分类号 H01L21/311;H01L21/3065 主分类号 H01L21/311
代理机构 上海专利商标事务所有限公司 代理人 任永武
主权项 1.一种具有不同深宽比的数个沟槽的形成方法,其特征在于至少包括下列步骤:提供一半导体底材,所述半导体底材上具有叠积结构的数个介电层于其上,且每个所述介电层中埋置至少一个多晶硅区于其中;形成数个光阻层于所述数个介电层的表面上;提供一蚀刻剂,所述蚀刻剂为一具有-C4F6/CH2F2/Ar/O2的混合气体;借助所述蚀刻剂与将所述数个光阻层当成数个蚀刻罩幕进行的蚀刻方法,蚀刻所述数个介电层直到形成数个第一沟槽于所述半导体底材上为止,且形成数个第二沟槽于所述数个多晶硅区上;以及移除所述数个光阻层以形成具有垂直轮廓的所述数个第二沟槽与所述数个第二沟槽。
地址 台湾省新竹科学工业园区新竹市力行二路三号