发明名称 |
在集成电路中含硅导体区域形成改良的金属硅化物部分的方法 |
摘要 |
于含硅导电区域上设有包含至少三种物质层(221,222和223)的叠层(220),以于该含硅导电区域上和其中形成硅化物部分(208),其中与硅毗邻的一层(221)提供用于硅化反应的金属原子,该中间层(222)藉于沉积期间供应含氮物以形成金属氮化物,而于形成该上层(223)时中断供应含氮物。此方法可以于原位置方法(in situ method)施行,而相较于一般现有工艺的利用至少两种沉积槽,本方法可明显地改善产能和沉积工具的性能。 |
申请公布号 |
CN1623227A |
申请公布日期 |
2005.06.01 |
申请号 |
CN02828614.6 |
申请日期 |
2002.12.20 |
申请人 |
先进微装置公司 |
发明人 |
K·维乔雷克;V·卡勒特;M·霍斯特曼 |
分类号 |
H01L21/768 |
主分类号 |
H01L21/768 |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
戈泊;程伟 |
主权项 |
1.一种于含硅导电区域上形成降低电阻区域的方法,该方法包含:提供一基板(201),该基板上形成有该含硅导电区域;沉积一层堆栈(220)至该含硅导电区域上,该层堆叠包含第一金属层(221)、第二金属层(223)及位于该第一及第二金属层之间的金属氮化物层(222);以及热处理该基板(201),以于该含硅导电区域上形成金属硅化物部分(208)。 |
地址 |
美国加利福尼亚州 |