电视机的并行总线电路

摘要

本实用新型公开了一种电视机的并行总线电路，主要包括微处理器和图像缩放芯片，通过采用微处理器的8位I/O口来模拟8位并行总线，实现其与内部集成有屏显生成器OSD generator的图像缩放芯片之间的通讯，从而在不增加芯片和元器件的基础上，将现有的串行总线改成并行总线，大大提高了数据的读写速度，直接改善了液晶电视机的屏显效果，使菜单的字符清晰、色彩鲜明，满足了观众的视觉需要。

主权项

1.一种电视机的并行总线电路，包括微处理器和图像缩放芯片，其特征在于：所述微处理器的8位I/O口通过并行总线与图像缩放芯片的8位数据端相连。