发明名称 | 半导体器件的校准图形形成方法 | ||
摘要 | 一种半导体器件的校准图形形成方法,包括下列步骤:形成硅基板的单元区域、周围电路区域,以及标记线的每一个中的沟槽;在硅基板的整个表面上沉积一氧化物层,使得形成在硅基板的单元区域中的沟槽被填充氧化物层;在硅基板的单元区域与周围电路区域通过化学机械沉积氧化物层而形成一沟槽型绝缘层;形成一离子掺杂掩模,用以将单元区域的预定部分、形成在硅基板上的周围电路区域和填充着氧化物层的标记线的沟槽部分暴露出来;将杂质掺杂于硅基板未被离子掺杂掩模所覆盖的被暴露部分中;对氧化物层进行湿浸渍,直到形成硅基板最终结构,以便使被填充在标记线的沟槽中的氧化物层凹进;以及除去离子掺杂掩模。 | ||
申请公布号 | CN1622282A | 申请公布日期 | 2005.06.01 |
申请号 | CN200410001947.0 | 申请日期 | 2004.01.16 |
申请人 | 海力士半导体有限公司 | 发明人 | 权元泽 |
分类号 | H01L21/02 | 主分类号 | H01L21/02 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
主权项 | 1.一种半导体器件的校准图形形成方法,该方法包括下列步骤:形成在硅基板的单元区域、周围电路区域,以及标记线的每一个中形成沟槽;在所述的硅基板的整个表面上沉积一氧化物层,使得形成在所述的硅基板的所述的单元区域中的所述的沟槽被填充所述的氧化物层;在所述的硅基板的所述的单元区域和所述的周围区域通过化学机械沉积所述的氧化物层而形成一沟槽型绝缘层;形成一离子掺杂掩模,用以将所述的单元区域的预定部分、形成在所述的硅基板上的所述的周围电路区域和所述的标记线的被填充所述的氧化物层的沟槽部分暴露出来;将杂质掺杂于所述的硅基板的未被所述的离子掺杂掩模所覆盖的被暴露的部分中;对一氧化物层进行湿浸渍,直到形成所述的硅基板的最终结构,以便使被填充在所述的标记线的所述的沟槽中的所述的氧化物层凹进;以及除去所述的离子掺杂掩模。 | ||
地址 | 韩国京畿道 |