延迟闭锁回路及其控制方法

摘要

一种能够校正占空比的延迟闭锁回路(DLL)，包括：时钟缓冲器，用于接收外部时钟信号和反相的外部时钟信号以产生上升沿时钟信号；延迟单元，用于基于第一比较信号延迟所述上升沿时钟信号以便产生第一内部时钟信号，第二内部时钟信号，第一延迟锁定信号和第二延迟锁定信号；工作校正单元，用于接收该第一和该第二内部时钟信号和该第一及该第二延迟闭锁信号，以产生一混合时钟信号；延迟模式单元，用于将该混合时钟信号延迟以产生反馈时钟信号；以及第一相位检测器，用于接收该外部时钟信号及该反馈时钟信号，以产生该第一比较信号。

主权项

1.一种用于校正时钟信号的占空比的延迟闭锁回路，包括：时钟缓冲器，接收外部时钟信号及反相外部时钟信号，以通过缓冲该外部时钟信号及该反相外部时钟信号产生上升沿时钟信号；延迟装置，基于第一比较信号延迟该上升沿时钟信号，以产生第一内部时钟信号、第二内部时钟信号、第一延迟闭锁信号、以及第二延迟闭锁信号；工作校正装置，接收该第一及该第二内部时钟信号和该第一及该第二延迟闭锁信号，以产生一混合时钟信号，该混合时钟信号是通过混合该第一及该第二内部时钟信号的相位、并分别应用第一权重及第二权重至该第一及该第二内部时钟信号而获得工作校正；延迟模式单元，将该混合时钟信号延迟一预定延迟时间，以产生反馈时钟信号；以及第一相位检测器，接收该外部时钟信号及该反馈时钟信号，以通过比较该外部时钟信号及该反馈时钟信号的相位产生该第一比较信号。