发明名称 称Q进制、进位行数字工程方法和处理器
摘要 本发明涉及数字工程方法和处理器领域,提出又一种新的数字工程方法,显著提高运算速度,而且大大降低笔算的出错率。本发明采用“称Q进制”“进位行方法”:将参与运算的K个普通Q进制数转换成称Q进制数。然后对K个数一起进行称Q进制的求和。从最低位开始或各位同时“按位加”,和数记入下一运算层,同时所得“称Q进位”,则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算,直至不产生“称Q进位”为止。则最后一次“按位加”所得和数,即为所求称Q进制加法结果。本发明同时提供了数字工程领域的称Q进制、进位行处理器。
申请公布号 CN1619487A 申请公布日期 2005.05.25
申请号 CN200410094539.4 申请日期 2004.11.08
申请人 李志中 发明人 李志中;徐菊园
分类号 G06F7/49;G06F15/76 主分类号 G06F7/49
代理机构 代理人
主权项 1.一种称Q进制、进位行数字工程方法,包括以下步骤:第1步,设K个普通Q进制数参予运算,K为≥2的正整数,Q为自然数;将这些数转换成称Q进制数;第2步,对K个数同时进行称Q进制的求和运算,从最低位开始或各位同时按位相加,即在某一位上,取K个数中的二个数按位相加,得到“按位和”为该位这二个数相加的和数,将此和数记入下一运算层,作为“部份和”数;同时所得“称Q进位”,则存放到下一运算层的任一进位行中与该位相邻的高位处;第3步,在该位上取K个数中的另二个数,进行第2步的运算,如此反复,直至K个数均取完为止;当K个数中仅剩下一个数时,则直接移至下一运算层的同一位上作为“部份和”数;第4步,在上述某位的相邻高位上,重复第2步及第3步的运算,直至K个运算数的每一位都已全部操作;当K个数的各位同时进行第2步及第3步运算时,则本步可跳越过去;第5步,在下一个运算层中,将上述“按位和”数与进位行中的“进位数”进行前述第2步、第3步、第4步求和运算;第6步,重复第2步至第5步的运算,直至不产生“称Q进位”为止,则最后一次“按位加”所得和数,即为所求称Q进制加法运算结果。
地址 321200浙江省武义县东升东路南七巷11号