| 主权项 |
1.一种使用传统单埠记忆细胞之同时读出与写入之记忆体架构,包括有:一记忆体,系由复数个区块所构成而且每一区块包括复数个以行与列的方式建构之记忆单元;一写入字元线解码器与一读出字元线解码器;一字元线多工器(MUX),其对于该复数个记忆区块之每一记忆区块,在该写入字元线解码器与该读出字元线解码器之间作选择;一写入资料路径与一读出资料路径;以及从该写入资料路径被写入资料之该复数个区块之一第一区块,该资料同时藉由使用该读出资料路径而从该复数个区块之一第二区块中读出。2.如申请专利范围第1项所述之同时读出与写入之记忆体架构,其中同时读出与写入操作系藉由使用该第一区块进行写入与该第二区块进行读出而完成。3.如申请专利范围第1项所述之同时读出与写入之记忆体架构,其中该写入资料路径与该读出资料路径系为分开之资料路径。4.如申请专利范围第1项所述之同时读出与写入之记忆体架构,其中连接至每一记忆区块之该字元线多工器之一第一字元线被连接至该写入字元线解码器之输出,而且连接至每一记忆区块之该字元线多工器之一第二字元线被连接至该读出字元线解码器之输出。5.一种同时读出与写入的方法,包括下列步骤:形成一记忆体,系由复数个区块所构成而且每一区块具有一字元线多工器;连接一写入字元线解码器与一读出字元线解码器至每一区块之该字元线多工器;以一第一字元线多工器对于该复数个记忆区块之一第一记忆区块选择该写入字元线,并且同时以一第二字元线多工器对于该复数个记忆区块之一第二记忆区块选择该读出字元线;以及使用一写入资料路径来写入资料至该第一记忆区块,并且同时使用一读出资料路径来从该第二记忆区块中读出资料。6.如申请专利范围第5项所述之同时读出与写入的方法,其中该写入资料路径与该读出资料路径系为分开之资料路径。7.一种具有同时读出与写入构件之记忆体,包括有:一记忆构件;一读出解码构件与一写入解码构件;一多工构件,以从该读出解码构件与该写入解码构件之间作选择;以及一写入资料路径构件与一读出资料路径构件,其被连接至记忆体单元,以允许该记忆构件之同时读出与写入操作。8.如申请专利范围第7项所述之具有同时读出与写入构件之记忆体,其中该记忆构件被分割成复数个区块,其中每一个区块具有多工构件。9.如申请专利范围第8项所述之具有同时读出与写入构件之记忆体,其中该复数个区块之每一区块具有一与该写入资料路径构件分开之读出资料路径构件。10.如申请专利范围第8项所述之记忆体,其中资料可以使用该读出解码构件、该多工构件、与该读出资料路径构件而从一第一区块中读出,而在同时,资料可以使用该写入解码构件、该多工构件、与该写入资料路径构件而从写入至一第二区块。图式简单说明:图1系为先前技艺之同时读出与写入记忆体之示意方块图;图2系为本发明之较佳具体实施例之记忆体之示意方块图;以及图3系为一示意电路图,其绘示本发明之读出与写入路径的连接。 |
