| 主权项 |
1.一种半导体装置,具有数个输入端子,包含:一梳齿形配线,设置在作为各该输入端子的焊垫外围,且与该焊垫电位相同,该梳齿形配线具有呈固定之间隔的凹部与凸部;一电容性配线,与该梳齿形配线以面对面的方式配置,且设有凸部,该电容性配线之凸部系以交错衔合的形式分别配置在该梳齿形配线的凹部内;及一电阻性配线,配置在该电容性配线的下层,且藉由数个接触窗连接到该电容性配线,该电阻性配线具有连接到接地电位的端点。2.如申请专利范围第1项之半导体装置,其中,该焊垫的形状为矩形,且该梳齿形配线与该电容性配线设置成包围于该焊垫的三边。3.一种半导体装置,具有数个输入端子,包含:一梳齿形配线,设置在作为各该输入端子的焊垫外围,且与该焊垫电位相同,该梳齿形配线具有呈固定之间隔的凹部与凸部;一电容性配线,与该梳齿形配线以面对面的方式配置,且设有凸部,该电容性配线之凸部系以交错衔合的形式分别配置在该梳齿形配线的凹部内;一电阻性配线,配置在该电容性配线设置处之外侧的下层中,而且藉由数个接触窗连接到该焊垫配置的那一层,且该电阻性配线具有连接到接地电位的端点;以及接合点配线,将该接触窗与该电容性配线相互连接在该焊垫配置的那一层。4.如申请专利范围第3项之半导体装置,其中,该焊垫的形状为矩形,且该梳齿形配线与该电容性配线设置成包围于该焊垫的三边。图式简单说明:图1系显示一具有调整输入端子电容之电路之习知半导体装置的配置。图2系显示在图1中调整输入端子电容后之习知半导体装置的等效电路。图3系显示一系统使用RAMBUS DRAM的典型配置。图4系显示一使用梳齿彩配线构成之电容性成分之半导体装置的配置平面图。图5a与5b系显示一根据本发明之第一实施例之半导体装置的配线图案。图6系显示一等效电路由根据本发明之第一实施例之半导体装置的各种配线组成。图7a与7b系显示一根据本发明之第二实施例之半导体装置的配线图案。 |
