| 主权项 |
1.一种设置有停止恢复运作之断电模式之执行资料维持之恢复运作的半导体记忆体装置,该装置包含一用于产生一振荡讯号的振荡电路;及一用于利用该振荡电路之振荡讯号来产生一恢复要求讯号的要求产生电路,该装置之特征系在于该振荡电路系响应于一断电模式进入讯号来停止该振荡讯号的产生。2.如申请专利范围第1项所述之装置,其特征系在于在该振荡电路响应于该断电模式进入讯号来产生一最后的振荡讯号之后,该振荡电路停止一个新的振荡讯号的产生,而且当该断电模式进入讯号被使成无效时,该振荡电路与该变成无效同步地产生该振荡讯号。3.如申请专利范围第1或2项所述之装置,其特征系在于该振荡电路包括一个用于响应于该断电模式进入讯号来停止该振荡讯号之产生的逻辑闸。4.如申请专利范围第3项所述之装置,其特征系在于该逻辑闸包括一反或闸(NOR)电路。5.如申请专利范围第1项所述之装置,其特征系在于:一振荡控制电路,该振荡控制电路连接到该振荡电路俾可产生一个用于控制该振荡讯号之频率的控制讯号;及一电晶体,该电晶体系响应于该断电模式进入讯号来切断电力到该振荡控制电路的供应。6.如申请专利范围第5项所述之装置,其特征系在于该振荡控制电路产生一固定电流控制讯号与一固定电压控制讯号中之任一者。7.如申请专利范围第5项所述之装置,其特征系在于一个连接到该振荡控制电路俾可侦测该控制讯号之电压位准并且产生一侦测讯号的位准侦测电路。8.如申请专利范围第7项所述之装置,其特征系在于一个连接到该振荡电路与该位准侦测电路俾可响应于该侦测讯号来选择地供应该振荡讯号到该要求产生电路的开关。9.如申请专利范围第7项所述之装置,其中,该要求产生电路包括一个用于计数该振荡电路之振荡讯号的周期计数器,该装置之特征系在于一个连接在该振荡电路与该周期计数器之间俾可响应于该侦测讯号来选择地供应该振荡讯号到该周期计数器的开关电路。10.如申请专利范围第7项所述之装置,其特征系在于该振荡电路包括一个用于响应于该断电模式进入讯号和该侦测讯号来停止该振荡讯号之产生的逻辑闸。11.如申请专利范围第10项所述之装置,其特征系在于该逻辑闸包括一反或闸(NOR)电路。12.如申请专利范围第5项所述之装置,其特征系在于一预先设定单元,该预先设定单元系连接到该振荡控制电路之输出俾可响应于该断电模式进入讯号来供应该振荡控制电路之输出一个具有一预定之电压之进一步的控制讯号。13.如申请专利范围第12项所述之装置,其特征系在于该预定的电压系实质上与该控制讯号的电压相等。14.如申请专利范围第12项所述之装置,其特征系在于该振荡电路包括一个用于响应于该断电模式进入讯号来停止该振荡讯号之产生的逻辑闸。15.如申请专利范围第12项所述之装置,其特征系在于一个用于产生该进一步之控制讯号及用于根据该进一步之控制讯号来产生一进一步之振荡讯号的振荡器;及一个连接至该振荡器俾可以该进一步之振荡讯号来产生内部电源电压的电压产生电路。16.如申请专利范围第15项所述之装置,其特征系在于一个用于响应于一进一步之断电模式进入讯号来切断电力到该振荡器和该电压产生电路之供应的开关电路。17.一种半导体记忆体装置,包含:一个用于产生一断电模式进入讯号的断电控制电路;及一个用于产生该半导体记忆体装置之恢复要求讯号的恢复控制电路,该恢复控制电路包括一个用于产生一振荡讯号的振荡电路、一个连接到该振荡电路俾可产生一用于控制该振荡讯号之频率之控制讯号的振荡控制电路、一个用于计数该振荡电路之振荡讯号的周期计数器、及一个连接至该周期计数器俾可根据一计数値来产生该恢复要求讯号的要求产生电路,该装置之特征系在于该振荡电路系响应于该断电模式进入讯号来停止该振荡讯号的产生。18.如申请专利范围第17项所述之装置,其特征系在于在该振荡电路响应于该断电模式进入讯号来产生一个最后的振荡讯号之后,该振荡电路停止一个新的振荡讯号的产生,而且当该断电模式进入讯号被使成无效时,该振荡电路与该使成无效同步地产生该振荡讯号。19.如申请专利范围第17或18项所述之装置,其特征系在于一个用于响应于该恢复要求讯号来切断电力到该振荡控制电路之供应的第一开关电路;一个连接到该振荡控制电路俾可侦测该控制讯号之电压位准并且产生一侦测讯号的位准侦测电路;及一个连接在该振荡电路与该周期计数器之间俾可响应于该侦测讯号来选择地供应该振荡讯号到该周期计数器的第二开关电路。20.如申请专利范围第17或18项所述之装置,其特征系在于一个用于响应于该恢复要求讯号来切断电力到该振荡控制电路之供应的第一开关电路;及一预先设定单元,该预先设定单元系连接到该振荡控制电路的输出俾可响应于该断电模式进入讯号来供应该振荡控制电路之输出一个具有一预定之电压之进一步的控制讯号。21.如申请专利范围第20项所述之装置,其特征系在于一个用于产生该进一步之控制讯号及用于根据该进一步之控制讯号来产生一进一步之振荡讯号的振荡器;一个连接至该振荡器俾可以该进一步之振荡讯号来产生内部电源电压的电压产生电路;及一个用于响应于一进一步之断电模式进入讯号来切断电力到该振荡器和该电压产生电路之供应的开关电路。22.如申请专利范围第21项所述之装置,其特征系在于该断电模式是为恢复停止模式,而该进一步的断电模式是为睡眠模式。23.一种用于控制设有一个在其内恢复运作被周期性地执行之正常模式和一个在其内恢复运作被停止之断电模式之半导体记忆体装置之方法,其中,该半导体记忆体装置包括一个用于执行一振荡运作及产生一恢复要求讯号的恢复控制电路,该方法之特征系在于如下之步骤:把该模式从该正常模式移至该断电模式;在该断电模式期间藉由停止该恢复控制电路的振荡运作来停止该恢复要求讯号的产生;把该模式从该断电模式回返到该正常模式;及在该正常模式期间藉由开始该恢复控制电路的振荡运作来产生该恢复要求讯号。24.如申请专利范围第23项所述之方法,其特征系在于该半导体记忆体装置包括一个用于产生内部电源电压的内部电力产生电路,而且该用于停止该恢复要求讯号之产生的步骤包括在该断电模式期间作动该内部电力产生电路。25.如申请专利范围第23或24项所述之方法,其特征系在于该恢复控制电路包括一个用于执行一振荡运作及产生一振荡讯号的振荡电路,而且该用于停止该恢复要求讯号之产生的步骤包括停止该振荡电路的振荡运作。26.如申请专利范围第25项所述之方法,其特征系在于该恢复控制电路包括一个连接到该振荡电路俾可产生一用于控制该振荡讯号之频率之控制讯号的振荡控制电路,且其中,该用于停止该恢复要求讯号之产生的步骤包括藉由切断电力到该振荡控制电路的供应来停止该控制讯号的产生。27.如申请专利范围第26项所述之方法,其特征系在于如下之步骤:侦测该控制讯号的电压;及当该被侦测之电压到达一预定的电压时允许该振荡讯号从该振荡电路的输出。28.如申请专利范围第23项所述之方法,其中,该半导体记忆体装置包括一个用于藉着根据一具有一预定之电压之第一控制讯号来执行一振荡运作来产生内部电源电压的内部电力产生电路,其中,该恢复控制电路包括一个用于执行一振荡运作及产生一振荡讯号的振荡电路,及一个连接到该振荡电路俾可产生一用于控制该振荡讯号之频率之第二控制讯号的振荡控制电路,其中,该用于停止该恢复要求讯号之产生的步骤包括藉着切换电力到该振荡控制电路之供应来停止该第二控制讯号的产生,该方法之特征系在于在该断电模式中供应该内部电力产生电路之第一控制讯号到该振荡控制电路之输出的步骤。图式简单说明:第1图是为一习知DRAM的示意方块图;第2图是为描绘第1图之DRAM之运作的波形图;第3图是为描绘第1图之DRAM之打盹模式的图示;第4图是为描绘第1图之DRAM之睡眠模式的图示;第5图是为描绘在第1图之DRAM之每一个模式中之电流消耗的图示;第6A图是为描绘从睡眠模式到待机模式之回复时间的图示,而第6B图是为描绘从打盹模式到待机模式之回复时间的图示;第7图是为本发明之第一实施例之DRAM的示意方块图;第8图是为描绘第7图之DRAM的波形图;第9图是为第7图之DRAM的示意方块图;第10图是为描绘在第9图之DRAM中之振荡电路之运作的波形图;第11图是为被并合于本发明之进一步之实施例之DRAM内之OSC控制电路与振荡电路的电路图;第12图是为被并合于第9图之DRAM内之周期计数器与要求产生电路的电路1;第13图是为本发明之第二实施例之DRAM的示意方块图;第14图是为描绘在第13图之DRAM内之振荡电路之运作的波形图;第15图是为本发明之第三实施例之DRAM的示意方块图;第16图是为描绘第15图之DRAM之运作的波形图;第17图是为一电压控制振荡电路的示意电路图;及第18图是为本发明之进一步之实施例之自我-恢复控制电路的电路图。 |
