| 主权项 |
1.一种薄膜磁性体记忆装置,包括:复数记忆体单元,各自具有按照以磁性写入之记忆资料之电阻;字元线,在该复数记忆体单元之中之选择记忆体单元之资料读出时变成活化;第一资料线,在该资料读出时经由该选择记忆体单元和第一电压在电气上连接;第二资料线,在该资料读出时经由作为该选择记忆体单元之比较对象设置之比较单元和该第一电压在电气上连接;以及差动放大部,在该资料读出时比该字元线先变成活化,将该第一及第二资料线之各资料线和第二电压在电气上连接,而且开始供给该第一及第二资料线电流,进行按照在该第一及第二资料线之间发生之资料读出。2.如申请专利范围第1项之薄膜磁性体记忆装置,其中,还包括等化电路,在资料读出之前,将该第一及第二资料线之各资料线设为和该第一电压不同之既定之电压;该等化电路将该第一及第二资料线在电气上相连接。3.如申请专利范围第2项之薄膜磁性体记忆装置,其中,该等化电路包括:预充电闸,响应变成活化之预充电信号,将该第一及第二资料线之各资料线和该既定电压连接;及等化闸,响应变成活化之等化信号,将该第一及第二资料线在电气上相连接;在该资料读出前,该预充电信号及该等化信号变成活化,在该资料读出时,该预充电信号在该差动放大部活化之前变成非活化,在该资料读出时,该等化信号在该差动放大部活化后之固定期间保持活化。4.如申请专利范围第2项之薄膜磁性体记忆装置,其中,还包括既定电压产生电路,产生该既定电压;该既定电压产生电路包括电流路径虚拟电路,在该资料读出时,在该第一及第二电压之间虚拟的构成经由该差动放大部、该选择记忆体单元以及该第一资料线形成之电流路径;供给该等化电路该电流路径虚拟电路之中之该电流路径上之既定节点之电压,作为该既定电压。5.如申请专利范围第4项之薄膜磁性体记忆装置,其中,该既定电压产生电路在该资料读出时按照控制信号形成该电流路径。6.如申请专利范围第4项之薄膜磁性体记忆装置,其中,该电流路径虚拟电路在和该选择记忆体单元对应之虚拟电阻元件上,包括电阻元件,其电阻系选择记忆体单元具有之电阻之第一电阻値以上而且设为比该第一电阻値大之第二电阻値以下。7.如申请专利范围第6项之薄膜磁性体记忆装置,其中,该虚拟电阻元件系隧道磁阻元件。8.如申请专利范围第1项之薄膜磁性体记忆装置,其中,该复数记忆体单元配置成行列状;该第一及第二资料线之各资料线包括在各记忆体单元行配置之位元线部及和该差动放大器对应的设置之局部资料线部;该薄膜磁性体记忆装置还包括闸电路,按照行选择指示控制该位元线部和局部资料线部之连接;在该资料读出时,该差动放大器比该行选择指示先变成活化。9.一种薄膜磁性体记忆装置,包括:复数记忆体单元,各自按照以磁性写入之记忆资料具有第一及第二电阻之一方;基准单元,具有第一及第二电阻之中间之电阻;第一资料线,在该资料读出时经由该复数记忆体单元之中之和所选择之位址对应之记忆体单元在第一及第二电压之间在电气上连接;第二资料线,在该资料读出时经由该基准单元在该第一及第二电压之间在电气上连接;位准调整电路,和该第一及第二资料线对应的设置,在该资料读出时令该第一及第二资料线变化至既定位准;以及资料读出电路,进行按照该第一及第二资料线之通过电流差之资料读出。10.如申请专利范围第9项之薄膜磁性体记忆装置,其中,还包括信号线,向该位准调整电路指示该既定位准之电压变化;该位准调整电路包括在第一及第二资料线和内部节点之间各自设置之电容器,该内部节点和该信号线在电气上连接。11.如申请专利范围第9项之薄膜磁性体记忆装置,其中,还包括行选择线,传达行选择结果;该位准调整电路包括在第一及第二资料线和内部节点之间各自设置之电容器,该内部节点和该行选择线在电气上连接。12.如申请专利范围第9项之薄膜磁性体记忆装置,其中,该薄膜磁性体记忆装置还设置定位电路,和该第一及第二资料线之各资料线对应的设置,在该资料读出时将该第一及第二资料线之电压位准保持在该既定位准。13.如申请专利范围第12项之薄膜磁性体记忆装置,其中,该定位电路包括在既定电压和该第一及第二资料线之间各自设置之二极体元件。14.如申请专利范围第12项之薄膜磁性体记忆装置,其中,该定位电路包括在既定电压和该第一及第二资料线之间各自设置之电场效应型电晶体;该电场效应型电晶体之闸极和该第一及第二资料线之对应之一方各自在电气上连接。15.一种薄膜磁性体记忆装置,包括:复数记忆体单元,配置成行列状,各自按照以磁性写入之记忆资料具有第一及第二电阻之一方;基准单元,具有第一及第二电阻之中间之电阻;第一资料线,在该资料读出时经由该复数记忆体单元之中之和所选择之位址对应之记忆体单元在第一及第二电压之间在电气上连接;第二资料线,在该资料读出时经由该基准单元在该第一及第二电压之间在电气上连接;以及资料读出电路,进行按照该第一及第二资料线之通过电流差之资料读出;该第一及第二资料线之资料线各自包括在各记忆体单元行配置之位元线部及和该资料读出电路对应的设置之局部资料线部;该薄膜磁性体记忆装置还包括:闸电路,按照行选择指示控制该位元线部和局部资料线部之连接;及预充电电路,在该各记忆体单元行设置,在资料读出前将该第一及第二位元线预充电,在该资料读出时响应该行选择指示变成非活化。图式简单说明:图1系表示本发明之实施例之MRAM组件1之整体构造之概略方块图。图2系表示本发明之实施例1之资料读出电路系之构造图。图3系说明在实施例1之MRAM组件之资料读出动作之时序图。图4系表示实施例2之资料读出电路系之构造图。图5系说明在实施例2之MRAM组件之资料读出动作之时序图。图6系表示实施例3之资料读出电路系之构造之电路图。图7系说明在实施例3之MRAM组件之资料读出动作之时序图。图8系表示实施例3之变形例之资料读出电路系之构造之电路图。图9系说明在实施例3之变形例之MRAM组件之资料读出动作之时序图。图10系表示实施例4之VBL产生电路之构造之电路图。图11A、图11B以及图11C系说明利用互补之资料线进行资料读出动作之阵列构造之变化之概念图。图12系表示实施例5之资料读出电路系之构造之电路图。图13系说明在实施例5之MRAM组件之资料读出动作之时序图。图14系表示实施例5之变形例1之资料读出电路系之构造之电路图。图15系说明在实施例5之变形例1之MRAM组件之资料读出动作之时序图。图16系表示实施例5之变形例2之读出电路系之构造图。图17系表示本发明之实施例5之变形例3之资料读出电路系之构造图。图18系表示具有磁性隧道接面部之记忆体单元之构造之概略图。图19系说明对于MTJ记忆体单元之资料写入动作之概念图。图20系说明在资料写入时之资料写入电流和隧道磁阻元件之磁化方向之关系之概念图。图21系说明自记忆体单元之资料读出之概念图。图22系以往之资料读出电路系之概念图。图23系在以往之资料读出电路系之资料读出之时序图。 |
