| 主权项 |
1.一种金氧半导体(metal oxide semiconductor;MOS)元件,包括:一基底,设置有至少一隔离元件,其中该隔离元件中包括一第一应力层;一闸极电极,设于该基底上;一源极/汲极,设于该闸极电极两侧之该基底中并接触该隔离元件;一应力缓冲衬层,顺应性地配置于该闸极电极两侧且部份延伸至该基底表面;以及一第二应力层,设于该闸极电极、该应力缓冲衬层和该源极/汲极上,且与该应力缓冲衬层接触,进而藉由该第二应力层以及该第一应力层以提高该闸极电极下方该基底中之一通道区的应力。2.如申请专利范围第1项所述之金氧半导体元件,其中该应力缓冲衬层的厚度小于500埃。3.如申请专利范围第1项所述之金氧半导体元件,其中该应力缓冲衬层的材质为氧化矽。4.如申请专利范围第1项所述之金氧半导体元件,其中该第一应力层的材质为氮化矽(SiN)、氮氧化矽(SiON)或氮化矽(SiN)和氮氧化矽(SiON)之叠层。5.如申请专利范围第1项所述之金氧半导体元件,其中该第二应力层的材质为氮化矽(SiN)、氮氧化矽(SiON)或氮化矽(SiN)和氮氧化矽(SiON)之叠层。6.如申请专利范围第5项所述之金氧半导体元件,其中该氮化矽(SiN)和氮氧化矽(SiON)之叠层为一拉伸应力层,其中该叠层之上层较其下层具有较高之拉伸应力。7.如申请专利范围第5项所述之金氧半导体元件,其中该下层材质为富氮之氮化矽(silicon-rich nitride)或氮氧化矽(SiON)而该上层材质为氮化矽或富氮之氮化矽(nitrogen-rich nitride)。8.如申请专利范围第1项所述之金氧半导体元件,其中该第二应力层具拉伸应力且该第一应力层具拉伸应力,覆盖于该第二应力层下方之该闸极电极和该源极/汲极构成之电晶体为PMOS电晶体或NMOS电晶体。9.如申请专利范围第1项所述之金氧半导体元件,其中该第二应力层具压缩应力且该第一应力层具拉伸或压缩应力,覆盖于该第二应力层下方之该闸极电极和该源极/汲极构成之电晶体为PMOS电晶体。10.如申请专利范围第1项所述之金氧半导体元件,其中该闸极电极之材质系择自由多晶矽、金属、矽锗和含锗之多晶矽所组成之族群中。11.如申请专利范围第1项所述之金氧半导体元件,其中更包括一金属矽化物层,设置于该第二应力层和该源极/汲极之间,以及该第二应力层和该闸极电极之间。12.如申请专利范围第9项所述之金氧半导体元件,其中更包括一金属矽化物层,设置于该第二应力层和该源极/汲极之间,以及该第二应力层和该闸极电极之间,以提供该PMOS电晶体一压缩应力。13.一种金氧半导体元件的制造方法,包括:提供一基底;于该基底内形成至少一隔离元件以定义出一主动区其中该隔离元件中含有一第一应力层;于该主动区形成一闸极电极;于该主动区内之该闸极电极两侧之基底中形成一淡掺杂区并接触该隔离元件;顺应性地形成一应力缓冲衬层于该闸极电极两侧且部份延伸至该基底表面;于该闸极电极两侧该应力缓冲层上形成一间隙壁;于该闸极电极两侧未被该闸极电极和该间隙壁覆盖之该基底中之该主动区形成一浓掺杂区,其中该淡掺杂区和该浓掺杂区系构成一源极/汲极区;移除该间隙壁;以及于该闸极电极、该应力缓冲衬层和该源极/汲极上覆盖一第二应力层,且与该应力缓冲衬层接触,进而藉由该第二应力层与该第一应力层以提高该闸极电极下方该基底中之一通道区的应力。14.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该隔离元件为浅沟槽隔离元件,而该第一应力层系顺应性地形成于该浅沟槽隔离元件中。15.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该应力缓冲衬层的厚度小于500埃。16.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该应力缓冲衬层的材质为氧化矽。17.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第一应力层的材质系择自由氮化矽(SiN)、氮氧化矽(SiON)、以及氮化矽(SiN)和氮氧化矽(SiON)之叠层所组成的族群中。18.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第二应力层的材质系择自由氮化矽(SiN)、氮氧化矽(SiON)、以及氮化矽(SiN)和氮氧化矽(SiON)之叠层所组成的族群中。19.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第一应力层的形成方法为电浆增强型化学气相沈积法(PECVD)、快速热制程化学气相沈积法(RTCVD)、原子层级化学气相沈积法(ALCVD)或低压化学气相沈积法(LPCVD)。20.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第二应力层的形成方法为电浆增强型化学气相沈积法(PECVD)、快速热制程化学气相沈积法(RTCVD)、原子层级化学气相沈积法(ALCVD)或低压化学气相沈积法(LPCVD)。21.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第二应力层具拉伸应力而该第一应力层具拉伸应力,覆盖于该第二应力层下方之该闸极电极和该源极/汲极构成之电晶体为PMOS电晶体或NMOS电晶体。22.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该第二应力层具压缩应力而该第一应力层具拉伸或压缩应力,覆盖于该第二应力层下方之该闸极电极和该源极/汲极构成之电晶体为PMOS电晶体。23.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该闸极电极之材质系择自由多晶矽、金属、矽锗和含锗之多晶矽所组成之族群中。24.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中该间隙壁的材质为氮化矽。25.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中移除该间隙壁的方法为湿蚀刻。26.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中移除该间隙壁的方法为乾蚀刻。27.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中在移除该间隙壁之前,更包括进行一自动对准矽化物制程,以于该源极/汲极的表面形成一金属矽化物。28.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中在移除该间隙壁之后,更包括进行一自动对准矽化物制程,以于该源极/汲极的表面形成一金属矽化物。29.如申请专利范围第22项所述之金氧半导体元件的制造方法,其中在移除该间隙壁之前,更包括进行一自动对准矽化物制程,以于该源极/汲极的表面形成一金属矽化物,其中该金属矽化物提供了该PMOS电晶体一压缩应力。30.如申请专利范围第22项所述之金氧半导体元件的制造方法,其中在移除该间隙壁之后,更包括进行一自动对准矽化物制程,以于该源极/汲极的表面形成一金属矽化物,其中该金属矽化物提供了该PMOS电晶体一压缩应力。31.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中更包括以下步骤:于该应力层上形成一内层介电层;以该应力层为蚀刻停止层,于该内层介电层中蚀刻出一接触窗开口;以及移除该接触窗开口中之该应力层。32.如申请专利范围第13项所述之金氧半导体元件的制造方法,其中更包括该第二应力层所施行之一离子布植程序,以调整该通道区之整体应力。33.如申请专利范围第32项所述之金氧半导体元件的制造方法,其中该离子布植程序采用之掺质为氩离子或氧离子。图式简单说明:第1A图至第1E图系绘示根据本发明一实施例之一种MOS元件的制造方法之示意图;第2A图至第2G图系绘示根据本发明另一实施例之一种MOS元件的制造方法之示意图。 |
