| 主权项 |
1.一种具复数个封装单元体之立体堆叠电子封装结构,至少包含:复数个封装单元体,系利用其表面之复数个固着结构连接与其相同或相异之封装单元体而形成立体堆叠结构,以构成封装结构之主体;单或复数个空穴区域,形成于前述封装单元体之内部,前述之空穴区域于主晶片之表面形成单或复数个凹穴空间;单或复数个微电子元件,配置于前述之空穴区域中和前述主晶片之表面,并具电讯传递结构使其电子讯号可与主晶片,其他单或复数个微电子元件,以及相连接之封装单元体间相互连通;主晶片,系构成封装单元体之主体,其表面具电子电路工作区域,而于该表面上非电子电路作用之区域可形成单或复数个凹穴空间,以承载单或复数个微电子元件;充填物,填充于前述空穴区域内以保护该空穴区域内之微电子元件;单或复数绝缘膜层,涂布于前述主晶片之表面,用以电讯电性之绝缘;单或复数个固着结构,具电讯传递功能使固着之前述封装单元体之电子讯号可与其他封装单元体和基板相互连通。单或复数个贯通孔,形成于前述之主晶片内,其内充填满具导电性质之金属,用以连接主晶片上表面与下表面之电路,以及连接前述之单或复数个微电子元件。2.如申请专利范围第1项之电子封装结构,其中所述之封装单元体,其表面具耦合之电路连接位置以连接并形成堆叠结构。3.如申请专利范围第1项之电子封装结构,其中所述之封装单元体,其内部之单或复数个微电子元件可为主动电子元件、被动电子元件、光感测电子元件或以上电子元件之组合。4.如申请专利范围第1项之电子封装结构,其中所述之具电讯传递之固着结构,其可为锡、银、金、铝、铍、铜、镍、铑、钨或以上金属材料合金或具导电性之材料的组合。5.如申请专利范围第1项之电子封装结构,其中所述之绝缘膜层,可于其表面布有电路图案,以利上述主晶片表面上与该空穴区域内之微电子元件,以及相邻封装单元体间之电子讯号相互连通。6.如申请专利范围第1项之电子封装结构,其中所述之空穴区域,其几何形状可包含:圆盘状、椭圆盘状、多边形平板状、多边形状、顶面非平面之圆盘状、顶面非平面之椭圆盘状、顶面非平面之不规则形圆盘状或以上形状之组合。7.如申请专利范围第1项之电子封装结构,其中达成前述单或复数个微电子元件之电讯传递结构,包括复数个布于主晶片表面之电极、前述之电路图案、布于每一微电子元件之复数个微电子元件电极、复数个前述之固着结构、布于绝缘层内之单或复数个贯通孔或以上各项结构之组合。8.如申请专利范围第1项之电子封装结构,其中所述之单或复数个贯通孔,其内部所充填之导电金属可为锡、银、金、铝、铍、铜、镍、铑、钨或以上金属材料合金或具导电性之材料的组合。图式简单说明:第1图系习知堆叠型积体电路晶片封装之示意图。第2图系习知小尺寸堆叠式半导体封装件之示意图。第3a图为本发明之封装单元群体示意图。第3b图为本发明之封装单元体之俯视示意图。第4a图为本发明之第一实施例,为第一封装单元体之A-A断面示意图。第4b图为本发明之第一实施例,为第一封装单元体于堆叠封装结构使用之A-A断面示意图。第5a图为本发明之第二实施例,为第二封装单元体之A-A断面示意图。第5b图为本发明之第二实施例,为第二封装单元体于堆叠封装结构使用之A-A断面示意图。第6a图为本发明之第三实施例,为第三封装单元体之A-A断面示意图。第6b图为本发明之第三实施例,为第三封装单元体于堆叠封装结构使用之A-A断面示意图。第7图为本发明之第四实施例,为第四封装单元体之A-A断面示意图。第8a图为本发明封装结构第五实施例沿A-A断面之二层封装单元体之堆叠示意图。第8b图为本发明封装结构第五实施例沿A-A断面之三层封装单元体之堆叠示意图。第9a图为本发明封装结构第六实施例沿A-A断面之二层封装单元体之堆叠示意图。第9b图为本发明封装结构第六实施例沿A-A断面之三层封装单元体之堆叠示意图。第9c图为本发明封装结构第六实施例沿A-A断面之具光感测元件之三层封装单元体之堆叠示意图。第10a图为本发明封装结构第七实施例沿A-A断面之二层封装单元体之堆叠示意图。第10b图为本发明封装结构第七实施例沿A-A断面之三层封装单元体之堆叠示意图。第10c图为本发明封装结构第七实施例沿A-A断面之具光感测元件之三层封装单元体之堆叠示意图。第11图为本发明封装结构第八实施例沿A-A断面之具不同封装单元体之四层堆叠结构示意图。 |
