用于稳定逻辑转换点之由TTL转换至CMOS之输入缓冲器电路

摘要

本发明提供一种由TTL转换至CMOS输入缓冲级电路，其可在电源电压、半导体制程、以及温度(PVT：process、supply voltage、temperature)发生变化时，达成稳定此缓冲级输入/输出电压逻辑转换点之功能与目的。为了稳定此输入缓冲器之逻辑转换点，本发明增设一偏压器，用以产生对此输入缓冲器之负回馈控制信号，以便对其实施控制与调变。而且，为了监控此输入缓冲器之逻辑转换点，本发明将此输入缓冲器电路之第一级(即输入级)复制成为此新增偏压器之第一级(即复制输入级)，而在此新增设之偏压器内设置比较器作为偏压器内之第二级，此比较器一方面对此所复制之输入级实施比较与控制，另一方面根据此比较结果产生偏压回馈信号(BIAS)对此输入缓冲器进行监控与调变。因而使得缓冲器之输入/输出电压逻辑转换点稳定，以避免造成此缓冲器之低至高位准传输时间(tLH)、与高至低位准传输时间(tHL)之差异过大，以及高、低位准之杂讯余裕(noise margin)变差，在严重情形下甚至会导致信号转换错误，以致使整个CMOS电路失效等缺点与限制。因此，可以确保此整个CMOS电路操作正常。

主权项

1.一种用于稳定逻辑转换点之由TTL转换至CMOS之输入缓冲器电路,包括:输入缓冲器,其接收由TTL输入之电压,将其转换成适当位准电压而输出供应CMOS电路,其包括:第一反相级,其为输入级,接收由TTL输入之电压将其反相且转换成CMOS所适用位准之电压,其由以下串联构成:T401(W/L=10/0.6)、T402(W/L=10/0.6)、T403(W/L=5/0.6)、以及T404(W/L=5/0.6);第二反相级,将第一反相级输出之反相电压再予以反相输出,其由以下串联所构成:T405(W/L=6/0.3)、T406(W/L=3/0.3);偏压器,藉由使用比较器监控复制输入级,以产生至输入缓冲器之输入级之回馈信号,其包括:复制输入级,用于复制输入级之电路,而由以下串联构成:T407(W/L=10/0.6)、T408(W/L=10/0.6)、T409(W/L=5/0.6)、以及T410(W/L=5/0.6);比较器,用于监控该复制输入级,以产生至输入级之回馈信号,其由以下所构成;T411(W/L=12/0.8)、T412(W/L=12/0.8);T413(W/L=12/1)、T414(W/L=12/1);T415(W/L=3/4)、T416(W/L=3/4)。2.如申请专利范围第1项之输入缓冲器电路,其中此偏压器之输入复制级为:输入缓冲器之输入级(其亦作为第一反相级)之复制。3.如申请专利范围第1项之输入缓冲器电路,其中当该比较器之另一输入电压(即,此复制输入级之输出电压)VREFI>此比较器之参考电压VREF时,则经由该比较器将此两个输入电压VREF与VREFI比较,而使该比较器之输出电压BIAS上升,因而使PMOS T407、T408减弱、NMOS T409、T410增强,因而使得此复制输入级之输出电压,即VREFI之电压下降,经由比较器将VREFI与VREF重新比较而使其输出电压BIAS调整,其再经由复制输入级电路使其输出电压VREFI调整至接近原来VREF之位准。4.如申请专利范围第1项之输入缓冲器电路,其中当该比较器之另一输入电压(即,此复制输入级之输出电压)VREFI<该比较器之参考电压VREF时,则经由该比较器将此两个输入电压VREF与VREFI比较,而使该比较器之输出电压BIAS下降,因而使PMOS T407、T408增强、NMOS T409、T410减弱,因而使得此复制输入级之输出电压,即VREFI之电压上升,经由比较器将VREFI与VREF比较而使其输出电压BIAS调整,其再经由复制输入级电路使其输出电压VREFI调整至接近原来VREF之位准。5.如申请专利范围第1项之输入缓冲器电路,其中当此输入缓冲器之第一反相级之电源电压VD上升时,可使得PMOS 401、T402之强度增强、且使得PMOS T407、T408之强度增强,因此使此复制输出级之输出VREFI之电压升高,而使得比较器之输出电压BIAS上升;经由此上升之BIAS回馈电压,可使得PMOS T401、T402之强度减弱,且使得NMOS T404、T403之强度增强,因而PMOS T401、T402之总和强度与NMOS T403、T404之总和强度,大致可保持电源电压VD提高前之相对强度,以致于此输入缓冲器之第一反相级之输出电压仍可保持在接近电源电压VD提高前之原来位准;因此,可将该TTL至CMOS输入缓冲器之输入/输出电压逻辑转换点之变动保持在相当小之范围内,而达成使其稳定之目的与效果,以确保此整个CMOS电路操作正常。6.如申请专利范围第1项之输入缓冲器电路,其中当此输入缓冲器之第一反相级之电源电压VD下降时,可使得PMOS T401、T402之强度减弱、且使得PMOS T407、T408之强度减弱,因此使此复制输出级之输出VREFI之电压降低,而使得比较器之输出电压BIAS下降;经由此下降之BIAS回馈电压,可使得PMOS T401、T402之强度增强,且使得NMOS T404、T403之强度减弱,因而PMOST401、T402之总和强度与NMOS T403、T404之总和强度,大致可保持电源电压VD下降前之相对强度,以致于此输入缓冲器之第一反相级之输出电压仍可保持在接近电源电压VD提高前之原来位准;因此,可将该TTL至CMOS输入缓冲器之输入/输出电压逻辑转换点之变动保持在相当小之范围内,而达成使其稳定之目的与效果,以确保此整个CMOS电路操作正常。图式简单说明:第1(A)图为根据习知技术之由TTL转换至CMOS之输入缓冲器之电路概要方块图;第1(B)图为根据习知技术之由TTL转换至CMOS之输入缓冲器之详细电路图;第1(C)图为由TTL转换至CMOS之输入缓冲器之输入/输出电压之瞬间暂态图;第2图为第1(B)图中所示缓冲器于不同电源电压下之输入/输出电压转换特性曲线;第3图为第1(B)图中所示缓冲器于不同半导体制程下之输入/输出电压转换特性曲线;第4(A)图为根据本发明第一实施例之由TTL转换至CMOS之输入缓冲器之电路概要方块图;第4(B)图为根据本发明第一实施例之由TTL转换至CMOS之输入缓冲器之详细电路图;第5图为第4(B)图中所示缓冲器于不同电源电压下之输入/输出电压转换特性曲线;第6图为第4(B)图中所示缓冲器于不同半导体制程下之输入/输出电压转换特性曲线;以及第7图为第4(B)图中所示缓冲器于特定电源电压下之输入/输出电压之瞬间暂态图。