| 主权项 |
1.一种分离静电放电(ESD)线路之布局架构,系用于 薄膜电晶体液晶显示面板之静电放电线路,系于显 示面板尚为中片未模组化时,显示画素之矩阵区外 ,且每一扫描线与资料线上设有一ESD元件,其特征 在于: 将每一扫描线与资料线之ESD元件接至独立分开成 若干群之共电极线,而该共电极线独立分开布局, 再分别引线至各外引脚。 2.如申请专利范围第1项所述之布局架构,其中该外 引脚于中片制程阶段,将中片上同一列之显示面板 的各外引脚再独立分开引线成若干群到中片外围 之测试垫,藉由短接环将各测试垫连接在一起,达 到制程时之ESD防护功能。 3.如申请专利范围第1项所述之布局架构,其中该外 引脚于中片制程阶段,亦可利用一短接条于外引脚 外部来做短接(Shorting),达到制程时之ESD防护功能 。 4.如申请专利范围第1项所述之布局架构,其中该中 片于经过小裂片制程后,单一显示面板中外引脚将 可做为测试垫,于外引脚加上显示画面电压,即可 达到测试功能。 5.如申请专利范围第1项所述之布局架构,其中该中 片于经过小裂片制程后,针对单一显示面板可利用 一外加电路将外引脚共接至产品之共接电极,使装 设该显示面板之显示模组具ESD防护的功能。 图式简单说明: 第1图,系习知具TFT开关之显示面板示意图。 第2图,系本创作之显示面板示意图。 第3图,系本创作之于中片制程时线路共极布局示 意图。 第4图,系本创作之显示面板另一共极示意图。 第5图,系本创作之单一显示面板之示意图。 第6图,系本创作之显示面板于产品之共极实施示 意图。 |
