半导体装置之测试模式电路

摘要

本发明为提供一种一半导体装置之测试模式电路，其包含：产生一测试模式控制信号之一测试模式控制单元，该测试模式控制信号被解码以响应相应于各自的测试模式类别之多个位址码；用于产生多位准之一多位准产生单元；响应来自测试模式控制单元之一控制信号，将多位准加载至一个多位准测试模式线上之一多位准传送单元；及用于将来自多位准转换单元之欲将之输入之多位准予以识别，并供给一产生之测试信号至一测试模式利用电路之一多位准识别单元。