| 主权项 |
1.一种多层配线电路模组,系多数层单位配线层透过多数个通道孔互相层间连接而层叠形成,其特征在于:上述各单位配线层包含:第一绝缘层:用感光性绝缘树脂材料成膜形成,被施以微影处理而形成有与上述各通道孔对应的多数个通道孔沟;第二绝缘层:在上述第一绝缘层上用感光性绝缘树脂材料成膜形成,被施以微影处理而图案形成有配线沟,其与在一部分具有和上述各通道孔沟的连通部的配线图案对应;及导体金属层:在上述第二绝缘层上,在上述各通道孔沟和上述配线沟内都填充导体金属而成膜形成;用导体金属形成上述各通道孔和上述配线图案,该导体金属系填充于施以研磨处理到使上述第二绝缘层的主面露出,而在此第二绝缘层的主面构成与其同一面露出的上述导体金属层的上述各通道孔沟和上述配线沟内者。2.如申请专利范围第1项之多层配线电路模组,其中上述第一绝缘层和第二绝缘层用负型感光性绝缘树脂材料成膜形成。3.如申请专利范围第1项之多层配线电路模组,其中上述导体金属层被施以化学-机械研磨法的研磨处理。4.如申请专利范围第1项之多层配线电路模组,其中上述导体金属层系用镀铜形成的铜膜层。5.如申请专利范围第1项之多层配线电路模组,其中最下层的上述单位配线层形成于基底基板上,其具有成膜形成于平坦主面上的剥离层,层叠形成特定层后,透过上述剥离层被剥离。6.如申请专利范围第1项之多层配线电路模组,其中在最上层的上述单位配线层安装有IC晶片、LSI或安装零件。7.一种多层配线电路模组之制造方法,系多数层单位配线层透过多数个通道孔互相层间连接而层叠形成的多层配线电路模组之制造方法,其特征在于:上述各单位配线层的形成制程包含以下制程:用感光性绝缘树脂材料形成第一绝缘层;对于上述第一绝缘层施以微影处理而形成与上述各通道孔对应的多数个通道孔沟;在上述第一绝缘层上全面涂布感光性绝缘树脂材料而成膜形成第二绝缘层;对于上述第二绝缘层施以微影处理而形成配线沟,其与在一部分具有和上述各通道孔沟的连通部的配线图案对应;在上述第二绝缘层上,在上述各通道孔沟和上述配线沟内都填充导体金属而全面成膜形成导体金属层;及,研磨上述导体金属层到使上述第二绝缘层的主面露出;用导体金属形成上述各通道孔和上述配线图案,该导体金属系填充于施以上述研磨处理而在上述第二绝缘层的主面构成与其同一面露出的上述导体金属层的上述各通道孔沟和上述配线沟内,第一层的上述单位配线层系将上述第一绝缘层成膜于基底基板上,上层的上述单位配线层系将各上述第一绝缘层成膜于下层的上述单位配线层的上述第二绝缘层上者。8.如申请专利范围第7项之多层配线电路模组之制造方法,其中用于上述第一绝缘层形成制程和第二绝缘层形成制程的感光性绝缘树脂材料系负型感光性绝缘树脂材料。9.如申请专利范围第7项之多层配线电路模组之制造方法,其中对于上述导体金属层的研磨制程系化学-机械研磨法的研磨处理。10.如申请专利范围第7项之多层配线电路模组之制造方法,其中在上述各第二绝缘层上形成导体金属层的制程系施以镀铜而形成铜膜层的制程。11.如申请专利范围第7项之多层配线电路模组之制造方法,其中第一层的上述单位配线层形成制程系在将剥离层成膜形成于平坦主面上的基底基板上进行,形成特定层的上述单位配线层后,具有透过上述剥离层被剥离的制程。12.如申请专利范围第7项之多层配线电路模组之制造方法,其中具有下述制程:在最上层的上述单位配线层安装IC晶片、LSI或安装零件。图式简单说明:图1为显示习知电路模组的纵截面图。图2为显示关于本发明的电路模组的要部纵截面图。图3为显示第一绝缘层形成制程的纵截面图。图4为显示对第一绝缘层施行的第一曝光制程的纵截面图。图5为显示对第一绝缘层施行的第一显影制程的纵截面图。图6为为显示第二绝缘层形成制程的纵截面图。图7为显示对第二绝缘层施行的第二曝光制程的纵截面图。图8为显示对第二绝缘层施行的第二显影制程的纵截面图。图9为显示对第二绝缘层施行的导体金属层形成制程的纵截面图。图10为显示导体金属层施以化学一机械研磨处理的研磨制程的纵截面图。图11为显示形成于基底基板上的多层配线电路部的纵截面图。图12为显示将半导体晶片封装于多层配线电路部的制程的纵截面图。图13为显示对半导体晶片和密封树脂层施以研磨处理的研磨制程的纵截面图。 |
