| 主权项 |
1.一种测试半导体装置之方法,该半导体装置包括第一与第二电源线,复数输出电路与复数输出端,各输出电路配置一输出端,各输出电路包括串联于该第一电源线与该第二电源线间且藉由一第一节点连接在一起之第一与第二电晶体之组合,该第一节点系连接至一相关输出端,该方法包括下列步骤:控制该些输出电路以导通该些输出电路当中之一第一输出电路之该第一与第二电晶体以及分别导通与关闭该些输出电路当中之一第二输出电路之该第一与第二电晶体;测量该第一输出电路之该输出端与该第二输出电路之该输出端间之一电位差,以及测量流经该第一输出电路之该第一与第二电晶体之一贯穿电流;以及根据该电位差与该贯穿电流计算该第一输出电路之该第一或第二电晶体之一特性。2.如申请专利范围第1项所述之方法,其中至少该第一与第二电晶体之一包括并联之复数电晶体元件,以及于该些电晶体元件之特定数量系导通于该控制步骤内。3.如申请专利范围第1项所述之方法,在该控制步骤之前更包括任意选择该些输出电路之两个输出电路做为该第一与第二输出电路。4.如申请专利范围第1项所述之方法,其中该控制步骤利用该半导体装置之外部接脚以导通该第一输出电路之该第一与第二电晶体以及分别导通与关闭该第一电晶体与该第二电晶体。5.如申请专利范围第1项所述之方法,其中该测量步骤利用连接于该第一电源线与该第二电源线间之一定电流源。6.一种记录媒体,内部储存在一电脑上执行根据申请专利范围第1项所述方法之一程式。7.一种半导体装置,包括:第一与第二电源线;复数输出电路,包括至少第一与第二输出电路,各输出电路包括串联于该第一电源线与该第二电源线间且藉由一第一节点连接在一起之第一与第二电晶体之组合;复数输出端,各输出电路配置一输出端,该第一节点系连接至一相关输出端;以及一控制单元,控制在一测试模式下之该些输出电路以导通该第一输出电路之该第一与第二电晶体以及分别导通与关闭该第二输出电路之该第一与第二电晶体。8.如申请专利范围第7项所述之半导体装置,其中该控制单元关闭非该第一与第二输出电路之该些输出电路之该第一与第二电晶体。9.如申请专利范围第7项所述之半导体装置,其中该第一与第二电晶体分别是p通道与n通道MIS电晶体。10.如申请专利范围第7项所述之半导体装置,其中至少该第一与第二电晶体之一包括并联之复数电晶体元件。11.如申请专利范围第7项所述之半导体装置,其中该控制单元包括一解码器,解码外部信号以送出一控制信号以控制该些输出电路。12.如申请专利范围第11项所述之半导体装置,其中该控制信号选择要送至该第一与第二电晶体之控制电极之一电位。13.如申请专利范围第7项所述之半导体装置,更包括:一功能电路方块,连接于该第一电源线与该第二电源线之间;以及一控制开关,在该测试模式下,将该功能电路方块隔离于该第一或该第二电源线。14.如申请专利范围第7项所述之半导体装置,其中该第一与第二输出电路系连接于该第一电源线与该第二电源线之间,经由从该第一或该第二电源线延伸出之一共同分支线。图式简单说明:第1图显示根据本发明第一实施例之半导体装置之方块图。第2A图显示第1图之该控制方块之方块图,第2B图显示将从第2A图之该控制方块所得之输出电位与p通道与n通道MIS电晶体之导通或关闭间之关系。第3图显示用于测试第1图之该半导体装置之该输出电路之该特性测试之流程图。第4图显示在测试第1图之该半导体装置之第一阶段间之一测试电路之等效电路图。第5图显示在测试第1图之该半导体装置之第二阶段间之另一测试电路之等效电路图。第6图显示根据本发明第二实施例之半导体装置之方块图。第7图显示根据测试传统半导体装置之测试电路之方块图。第8图显示根据测试另一传统半导体装置之测试电路之方块图。 |
