| 主权项 |
1.一种数位媒体记忆元件,其包括:一记忆单元,其包括一个三维记忆阵列,该记忆阵列包括复数个堆叠的多层记忆槽;该记忆槽其特征在于个别的数位状态,该数位状态储存着呈现至少一数位媒体档案的数位信号,该数位媒体档案系选定自数位影像、数位影像之连续镜头、一组数位文字的版页、数位音乐、数位地图、数位录影及以上之结合物所组成的群组。2.如申请专利范围第1项之数位媒体记忆元件,其进一步包括:一支撑元件,其支持该记忆单元;一元件介面单元,其为该支撑元件所支持并与该记忆单元耦合;及一电气连接器,其为该支撑元件所支持并与该元件介面单元耦合。3.如申请专利范围第2项之数位媒体记忆元件,其中该记忆单元与该元件介面单元系被组装在一单一的基板上,并且其中该基板为该支撑元件所支持。4.如申请专利范围第2项之数位媒体记忆元件,其中该元件介面单元系被配装在面积不超过8平方毫米的基板内。5.如申请专利范围第1项之数位媒体记忆元件,其中于一单一晶片内该三维记忆阵列包括复数个交互垂直堆叠于上的多层记忆槽。6.如申请专利范围第1项之数位媒体记忆元件,其中该数位媒体记忆元件为模组。7.如申请专利范围第1项之数位媒体记忆元件,其中该记忆槽为只能写入一次的记忆槽。8.如申请专利范围第1项之数位媒体记忆元件,其中该记忆槽系以每平方毫米基板不少于3107个记忆槽的面积密度被设置在一基板上。9.如申请专利范围第1项之数位媒体记忆元件,其中该记忆槽包括范围可程式化的记忆槽。10.一种模组记忆元件,其包括:一支撑元件;一记忆单元,其包括一个三维记忆阵列,该记忆单元为该支撑元件所支持;及一电气连接器,其为该支撑元件所支持并与该记忆单元耦合;其中该三维记忆阵列包括复数个交互垂直堆叠于上的多层记忆槽于一单一晶片内。11.如申请专利范围第10项之模组记忆元件,其中该记忆槽为只能写入一次的记忆槽。12.如申请专利范围第10项之模组记忆元件,其中该记忆槽系以每平方毫米基板不少于3107个记忆槽的面积密度被设置在一基板上。13.如申请专利范围第10项之模组记忆元件,其中该记忆槽包括范围可程式化的记忆槽。图式简单说明:第1图系为与本发明之一较佳具体实施例结合的一种模组记忆元件的透视图。第2图系为第1图之记忆元件的横截面视图。第3及4图系为第1图之记忆元件的可交替之具体实施例的横截面视图。第5图系为三维记忆阵列之一部分的概略视图。第6图系为第2图之元件介面单元18的较佳具体实施例的概略图表。第7图系为与一数位媒体储存系统连接之模组记忆元件的方块图。 |
