| 主权项 |
1.一种具有非线性相位误差反应特性之锁相回路,包含:一相位/频率侦测器(phase/frequency detector),用来依据一参考讯号及一输入讯号,产生一相位误差(phaseerror)讯号;一充电帮浦(charge pump),用以依据该相位误差讯号输出一电荷讯号;一电荷控制电路,用以依据该电荷讯号输出一电压讯号;一压控振荡器(voltage controlled oscillator),用以依据该电压讯号输出对应于该相位误差讯号之一输出讯号;以及一动态(adaptive)调整单元,用以依据该相位误差讯号输出一控制讯号,使得该输出讯号与该相位误差讯号具有一非线性对应关系。2.如申请专利范围第1项所述之锁相回路,其中该电荷控制电路包含:一电阻,与该充电帮浦耦接;以及一第一电容,与该电阻耦接;其中,该控制讯号系用以控制该电阻之电阻値及该第一电容之电容値之至少一者。3.如申请专利范围第2项所述之锁相回路,其中该电荷控制电路更包括一第二电容,与该充电帮浦耦接,其中,该控制讯号系用以控制该电阻之电阻値及该第一电容、该第二电容之电容値之至少一者。4.如申请专利范围第1项所述之锁相回路,其中该充电帮浦包括:一第一电流源;一第一开关,与该第一电流源耦接;一第二电流源;一第二开关,与该第二电流源耦接;其中,该控制讯号系用以控制该第一开关及该第二开关,以控制该充电帮浦输出之电荷讯号与该相位误差讯号之对应关系。5.如申请专利范围第1项所述之锁相回路,其另包含一除频器(frequency divider),用以依据该输出讯号输出该输入讯号。6.如申请专利范围第1项所述之锁相回路,其中该动态调整单元系依据该相位误差讯号之峰对峰値输出该控制讯号。7.如申请专利范围第1项所述之锁相回路,其中该动态调整单元系依据该相位误差讯号之均方根値输出该控制讯号。8.如申请专利范围第1项所述之锁相回路,其中该动态调整单元系依据该相位误差讯号之最大値输出该控制讯号。9.如申请专利范围第1项所述之锁相回路,其中该动态调整单元系依据该相位误差讯号之最小値输出该控制讯号。10.一种锁相回路,包含:一相位/频率侦测器(phase/frequency detector),用来依据一参考讯号及一输入讯号,产生一相位误差(phaseerror)讯号;一量化器(quantizer),用以依据该相位误差讯号输出一量化相位误差讯号;一计数控制电路,用以依据该量化相位误差讯号输出一计数讯号;以及一计数控制振荡器(numerical controlled oscillator),用以依据该计数讯号输出对应于该相位误差讯号之一输出讯号;其中,藉由控制该计数控制电路,使得该输出讯号与该相位误差讯号具有一非线性对应关系。11.如申请专利范围第10项所述之锁相回路,其中该计数控制电路更包括:一映射表(mapping table),用以储存该量化相位误差讯号(quanized phase error)以及一计数控制讯号之间的对应关系,用以依据该量化相位误差讯号之大小输出相对应之该计数控制讯号,其中,该量化相位误差讯号与该计数控制讯号之对应关系系为一非线性对应关系。12.如申请专利范围第11项所述之锁相回路,其中该计数控制电路更包括一比例/积分控制器(P/Icontroller),且该计数控制讯号更包括一比例讯号及一积分讯号。13.如申请专利范围第12项所述之锁相回路,其中该比例积分控制器更包括一无限脉冲反应滤波器(infinite impulse response filter)。14.如申请专利范围第11项所述之锁相回路,其中该计数控制振荡器更包括一周期控制字元(periodcontrol word, PCW)单元。15.如申请专利范围第11项所述之锁相回路,其中更包括一除频器,用以依据该输出讯号输出该输入讯号。图式简单说明:图1为习知一类比锁相回路之功能方块图。图2及图3为锁相回路中之相位误差讯号及输出讯号特性之间的对应关系图。图4为本发明之第一较佳实施例之类比锁相回路之功能方块图。图5为本发明之第二较佳实施例之类比锁相回路之功能方块图。图6为本发明之第三较佳实施例之类比锁相回路之功能方块图。图7为图6所显示之锁相回路中一映射表所储存之量化过相位误差讯号与一增减数値之关系图。 |
