| 主权项 |
1.一种晶圆可接受度测试(wafer acceptance testing, WAT)方法,用以监测(monitor)闸极导体-深沟渠电容对不准(GC-DT misalignment),包含有下列步骤:提供一测试键结构,包含有:一深沟渠电容结构,电连接第一电压(VDT),形成于一基底中,一主动区域定义在该基底上,其中该深沟渠电容结构包含有一外扩散掺杂区形成于该主动区域内并与该深沟渠电容结构电连接,且该深沟渠电容结构与该主动区域系以一浅沟绝缘(STI)区域电性隔绝;一T闸极导体电极布局,其电连接第二电压(VGC-T),包含有复数行指状延伸GC-T线;以及一B闸极导体电极布局,其电连接第三电压(VGC-B),包含有复数行指状延伸GC-B线,其中该复数行指状延伸GC-B线系与该复数行指状延伸GC-T线互相以手指叉合状交替排列于该主动区域或该浅沟绝缘(STI)区域上者;量测由该复数行指状延伸GC-B线与该外扩散掺杂区所形成之第一电容之电容値C1;量测由该复数行指状延伸GC-T线与该外扩散掺杂区所形成之第二电容之电容値C2;以及比较第一电容之电容値C1与第二电容之电容値C2,其中若C1≠C2,则表示GC-DT系在对不准状态。2.如申请专利范围第1项所述之晶圆可接受度测试方法,其中该第二电压(VGC-T)等于该第三电压(VGC-B)。3.如申请专利范围第1项所述之晶圆可接受度测试方法,其中该深沟渠电容结构尚包含有一深埋式扩散电极(buried plate),形成于该深沟渠电容结构下部之该基底中;一储存电极;以及一电容介电层,设于该储存电极与该深埋式扩散电极之间,其中该储存电极与该外扩散掺杂区电连接。4.如申请专利范围第1项所述之晶圆可接受度测试方法,其中该T闸极导体电极布局尚包含有一第一跨桥连接部位,将该复数个指状延伸GC-T线与一第一接触部位电连接。5.如申请专利范围第1项所述之晶圆可接受度测试方法,其中该B闸极导体电极布局尚包含有一第二跨桥连接部位,将该复数个指状延伸GC-B线与一第二接触部位电连接。6.一种测试键(test key)结构,用以监测(monitor)闸极导体-深沟渠电容对不准(GC-DT misalignment),包含有:一深沟渠电容结构,电连接第一电压(VDT),形成于一基底中,一主动区域定义在该基底上,其中该深沟渠电容结构包含有一外扩散掺杂区形成于该主动区域内并与该深沟渠电容结构电连接,且该深沟渠电容结构与该主动区域系以一浅沟绝缘(STI)区域电性隔绝;一绝缘层,形成于该主动区域上;一T闸极导体电极布局,其电连接第二电压(VGC-T),包含有复数行指状延伸GC-T线,其中该复数行指状延伸GC-T线与该外扩散掺杂区构成一第一电容;以及一B闸极导体电极布局,其电连接第三电压(VGC-B),包含有复数行指状延伸GC-B线,其中该复数行指状延伸GC-B线与该外扩散掺杂区构成一第二电容,且该复数行指状延伸GC-B线系与该复数行指状延伸GC-T线互相以手指叉合状交替排列于该主动区域之该绝缘层上或该浅沟绝缘(STI)区域上者。7.如申请专利范围第6项所述之测试键结构,其中在该复数行指状延伸GC-T线以及该复数行指状延伸GC-B线之两侧之该基底中并无汲极源极掺杂。8.如申请专利范围第6项所述之测试键结构,其中该T闸极导体电极布局尚包含有一第一跨桥连接部位,将该复数个指状延伸GC-T线与一第一接触部位电连接。9.如申请专利范围第6项所述之测试键结构,其中该B闸极导体电极布局尚包含有一第二跨桥连接部位,将该复数个指状延伸GC-B线与一第二接触部位电连接。图式简单说明:图一为习知用以监测沟渠电容制程过程中GC-DT对不准情形之测试键经放大之部分布局上视图。图二为沿着图一中切线NN方向之晶片剖面示意图。图三至图九乃依据本发明较佳实施例制作用以监测沟渠电容制程过程中GC-DT对不准情形之测试键之方法示意图,其中图四为图三中沿着切线AA之剖面示意图,图六为图五中沿着切线BB之剖面示意图,图八为图七中沿着切线CC之剖面示意图。 |
