| 主权项 |
1.一种半导体记忆装置,其系包含:多数记忆胞,其系可在1胞内记忆且重写N値资料(N为2以上之自然数)者;多数监视胞,其系以与前述记忆胞相同之记忆方式个别地记忆前述N値资料之各资料値者;检知手段,其系检知对应于记忆于前述监视胞之前述资料値之前述监视胞之物理量是否在预先设定之范围者;及确认手段,其系在前述检知手段检知前述监视胞之前述物理量为预先设定之范围外时,施行对应于记忆于前述记忆胞之资料値之前述记忆胞之前述物理量是否为预先设定之范围之确认者。2.如申请专利范围第1项之半导体记忆装置,其中前述监视胞系包含:监视伴随前述记忆胞之资料保持状态之读出动作之劣化之第1监视胞、与监视前述记忆胞之资料保持状态之经时劣化之第2监视胞之至少经一方者。3.如申请专利范围第2项之半导体记忆装置,其中将影响到伴随读出动作之对前述第1监视胞之资料保持状态劣化之应力构成比对前述第1监视胞作为监视对象之前述记忆胞之前述应力大者。4.如申请专利范围第2项之半导体记忆装置,其中对前述第1监视胞,构成每当产生对前述第1监视胞作为监视对象之前述记忆胞之读出动作时,至少执行1次读出动作者。5.如申请专利范围第2项之半导体记忆装置,其中将影响到对不直接接受读出动作、写入动作及删除动作之状态之前述第2监视胞之资料保持状态劣化之应力构成比对前述第2监视胞作为监视对象之前述记忆胞之前述应力大者。6.如申请专利范围第2项之半导体记忆装置,其中前述多数监视胞系配置在前述第2监视胞作为监视对象之多数前述记忆胞与对该记忆胞供应读出动作所需之电压之负载电路之间者。7.如申请专利范围第1项之半导体记忆装置,其中前述检知手段系包含产生在特定之时序执行前述监视胞之前述物理量之检知用之同步信号之时序产生电路者。8.如申请专利范围第1项之半导体记忆装置,其中前述确认手段系包含在确认前述记忆胞之前述物理量在预先设定之范围外时,将该记忆胞之前述物理量修正成收纳到预先设定之范围内之修正手段者。9.如申请专利范围第8项之半导体记忆装置,其中前述修正手段系对修正对象之前述记忆胞,利用执行写入与删除中至少任一方修正前述物理量者。10.如申请专利范围第1项之半导体记忆装置,其中前述记忆胞系包含电阻因电应力而变化,前述电应力解除后,变化之电阻仍会被保持之非挥发性之可变电阻元件与选择电晶体者。11.如申请专利范围第10项之半导体记忆装置,其中前述非挥发性之可变电阻元件系在电极间形成含锰之钙钛矿构造之氧化物者。12.一种记忆胞之记忆资料修正方法,其系记忆于可在1胞内记忆且重写N値资料(N为2以上之自然数)之记忆胞之资料修正方法;且包含:使用以与前述记忆胞相同之记忆方式个别地记忆前述N値资料之各资料値之多数监视胞;检知对应于前述监视胞所记忆之前述资料値之前述监视胞之物理量是否在预先设定之范围;在检知前述监视胞之前述物理量为预先设定之范围外时,施行对应于记忆于前述记忆胞之资料値之前述记忆胞之前述物理量是否为预先设定之范围之确认;在确认前述记忆胞之前述物理量在预先设定之范围外时,将该记忆胞之前述物理量修正成收纳到预先设定之范围内者。13.如申请专利范围第12项之修正方法,其中前述监视胞系包含:监视伴随前述记忆胞之资料保持状态之读出动作之劣化之第1监视胞、与监视前述记忆胞之资料保持状态之经时劣化之第2监视胞之至少任一方者。14.如申请专利范围第12项之修正方法,其中包含产生在特定之时序执行前述监视胞之前述物理量之检知用之同步信号之时序产生电路;以依据前述同步信号之时序检知前述监视胞之前述物理量是否在预先设定之范围者。15.如申请专利范围第12项之修正方法,其中前述记忆胞系包含电阻因电应力而变化,前述电应力解除后,变化之电阻仍会被保持之非挥发性之可变电阻元件与选择电晶体者。16.如申请专利范围第15项之修正方法,其中前述非挥发性之可变电阻元件系在电极间形成含锰之钙钛矿构造之氧化物者。图式简单说明:图1系表示本发明之半导体记忆装置之各记忆胞之临限値分布之说明图。图2系说明本发明之记忆胞之记忆资料修正方法之流程图。图3系本发明之半导体记忆装置之电路区块构成图。图4系本发明之半导体记忆装置之要部之电路区块构成图。图5系本发明之半导体记忆装置之要部之电路区块构成图。图6系说明本发明之记忆胞之记忆资料修正方法之另一实施例之流程图。图7系以往技术之半导体记忆装置之电路区块构成图。图8系说明以往技术之记忆胞之记忆资料修正方法之流程图。图9系表示以往技术之半导体记忆装置之各记忆胞之临限値分布之说明图。 |
