发明名称 |
垂直DMOS晶体管装置、集成电路及其制造方法 |
摘要 |
一种单块集成的垂直DMOS晶体管装置,其包含:一半导体基板(11);一门极,其包括一在门极绝缘层区(25)上的门极半导体层区(27);一源极(31);一漏极,其包括一埋入式漏极区(13)和一漏极接点(21);以及一排列在该门极区之下的沟道区(29)。该漏极包含排列在门极与埋入式漏极区之间的一轻掺杂的、较佳逆距掺杂的漏极区(23),并且该源极(31)、该沟道区(29)和该轻掺杂的漏极区(23)排列在一掺杂的阱区(17)中,其中该轻掺杂的漏极区的掺杂级高于该阱区,从而增强垂直DMOS晶体管装置的高频特性。 |
申请公布号 |
CN1612356A |
申请公布日期 |
2005.05.04 |
申请号 |
CN200410083156.7 |
申请日期 |
2004.09.29 |
申请人 |
因芬尼昂技术股份公司 |
发明人 |
A·里特温;J·-E·米勒;H·诺斯特雷姆 |
分类号 |
H01L29/78;H01L27/088;H01L21/8234;H01L21/336 |
主分类号 |
H01L29/78 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;梁永 |
主权项 |
1.一种单块集成的垂直高频DMOS晶体管装置,其包含:一半导体基板(11),一门极,其包括一在一门极绝缘层区(25)之上的门极半导体层区(27),一源极(31),一漏极,其包括一埋入式漏极区(13)和一漏极接点(21),及一沟道区(29),其排列在所述门极区之下,其特征在于所述漏极包含一排列在所述门极与所述埋入式漏极区之间的轻掺杂的漏极区(23)及-所述源极(31)、所述沟道区(29)和所述轻掺杂的漏极区(23)都排列在一掺杂的阱区(17)中,其中所述轻掺杂的漏极区具有一比所述阱区更高的掺杂级。 |
地址 |
联邦德国慕尼黑 |