地址复用逻辑实现与SDRAM兼容的方法

摘要

本发明涉及一种地址复用逻辑实现与SDRAM兼容的方法，处理器向地址复用逻辑送控制字，使地址复用逻辑能兼容各种驱动方式的SDRAM。包括：处理器根据SDRAM的驱动方式选取控制字序列码，选取的控制字序列码与当前SDRAM的驱动方式相对应；处理器在时钟信号的同步控制下，将序列码写入地址复用逻辑单元；地址复用逻辑单元判断接收的序列码是否与序列码期待值匹配，匹配时选择与该序列码期待值对应的SDRAM的驱动方式，并按该驱动方式对处理器输出的线性地址进行行、列地址复用处理，不匹配时保持原SDRAM的驱动方式，如默认的一种驱动方式。时钟信号和序列码信号分别通过处理器上的两通用管脚引线至地址复用逻辑单元。本发明方法可应用在任何使用了处理器、存储器的环境中。

主权项

1.一种地址复用逻辑实现与SDRAM兼容的方法，由地址复用逻辑单元对处理器输出的线性地址进行地址信号分割，将分出的行、列复用地址送SDRAM，其特征在于在进行地址信号分割前还执行以下处理步骤：A.处理器根据SDRAM的驱动方式选取控制字序列码，选取的控制字序列码与当前SDRAM的驱动方式相对应；B.处理器在时钟信号的同步控制下，将控制字序列码写入地址复用逻辑单元；C.地址复用逻辑单元判断接收的控制字序列码是否与序列码期待值匹配，匹配时选择与该控制字序列码对应的SDRAM的驱动方式，并按该驱动方式对处理器输出的线性地址进行行、列地址复用处理，不匹配时保持原SDRAM的驱动方式。