| 摘要 |
一种半导体封装基板导电线路之阻障结构及其制法，主要系在一绝缘层上形成有金属导电层与图案化阻层，并使该图案化阻层形成有复数开口以外露出该金属导电层，再于该图案化阻层及其开口表面形成有金属阻障层，且移除该图案化阻层上表面之金属阻障层后，进行电镀制程以在该阻层开口中形成图案化线路层，接着移除该阻层及其所覆盖之金属导电层，俾使该图案化线路层得以为该阻层开口内之金属阻障层所包围，俾避免线路层因侧蚀而收缩变形(Shrinkage)，并可抑制之金属粒子迁移问题；之后复可持续进行电镀制程以使该图案化线路层之上表面亦覆盖有一金属阻障层，甚或于线路层之电性连接垫部分形成有金属保护层，藉以有效提供其与半导体晶片或电路板之电性耦合。 |
