延迟闭锁路及其时脉产生方法

摘要

一种用于校正一时脉信号之一责务时半导体记忆装置，包括：一第一时脉缓冲器，透过该第一时脉缓冲器之一非反相端接收一外部时脉信号、以及透过该第一时脉缓冲器之一反相端接收一外部时脉限制信号，藉以输出一第一时脉输入信号；一第二时脉缓冲器，透过该第一时脉缓冲器之该非反相端接收该外部时脉限制信号、以及透过该第一时脉缓冲器之该反相端接收该外部时脉信号，藉以输出一第二时脉输入信号；以及一延迟闭锁回路(DLL)，接收该第一时脉输入信号和该第二时脉输入信号，藉以产生一责务校正时脉信号。