可挠性配线电路板

摘要

本发明提供具有微细间距导体配线图案且具有高良率及增进产能的可挠性配线电路板，第一可挠性配线电路板及第二可挠性配线电路板系彼此相邻配置在支撑板上，使得第一连接端子及第二连接端子可连接至相同的电子元件。此可挠性配线电路板之特点为，在该第一可挠性配线电路板之第一导体配线图案系形成微细间距制造过程中，在第一可挠性配线电路板中出现瑕疵时，则只有具有瑕疵之该第一可挠性配线电路板会被当作瑕疵产品而筛选出来，换言之，可选择未具有瑕疵之第一可挠性配线电路板来与第二可挠性配线电路板组合。因此，该可挠性配线电路板便能以未具有瑕疵之可挠性配线电路板的高良率来生产，且增进整体的产能。

主权项

1.一种可挠性配线电路板,包含:具有第一连接端子以连接至电子元件之第一可挠性配线电路板;具有第二连接端子以连接至电子元件之第二可挠性配线电路板;以及用以支撑该第一可挠性配线电路板及第二可挠性配线电路板之支撑板,其中,该第一可挠性配线电路板及第二可挠性配线电路板系彼此相邻配置在该支撑板上,使得该第一连接端子及该第二连接端子被连接至相同的电子元件。2.如申请专利范围第1项所述之可挠性配线电路板,其中,该第一可挠性配线电路板及/或该第二可挠性配线电路板具有导体配线图案,该导体配线图样以150微米或以下之间距形成。图式简单说明:第1图系本发明可挠性配线电路板之一实施例之俯视图;第2图系第1图所示之可挠性配线电路板的剖视图;第3图系以截面图方式阐释第1图所示之第一可挠性配线电路板之制造程序的实施例:(a)阐释制备第一绝缘基材层之程序;(b)阐释将第一导体层层叠在第一绝缘基材层上之程序;(c)阐释将第一导体层形成第一导体配线图案之程序;及(d)阐释在包括该第一导体层之第一绝缘基材层上形成第一绝缘覆盖层之程序;第4图系以截面图方式阐释第1图所示之第二可挠性配线电路板之制造程序的实施例:(a)阐释制备一第二绝缘基材层之程序;(b)阐释将第二导体层层叠在第一绝缘基材层上之程序;(c)阐释将第二导体层形成第二导体配线图案之程序;及(d)阐释在包括该第二导体层之第二绝缘基材层上形成第二绝缘覆盖层之程序;第5图系第1图所示之可挠性配线电路板之主要部分的俯视图;及第6图系显示整合型可挠性配线电路板之俯视图。