发明名称 半导体装置之制造方法
摘要 本发明旨在彻底抑制在SOI基板上形成沟槽型元件隔离结构时,起因于作用在沟槽角等上之应力而出现在位于元件形成区域之半导体层上的结晶缺陷之发生。一种半导体装置之制造方法,于形成在第一绝缘膜104上的基板表面部分103中形成通至第一绝缘膜104的元件隔离用沟106以后,利用气相沈积法在元件隔离用沟106上沈积第二绝缘膜107。
申请公布号 TWI231965 申请公布日期 2005.05.01
申请号 TW090121624 申请日期 2001.08.31
申请人 松下电器产业股份有限公司 发明人 有田 浩二;上本 康裕
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种半导体装置之制造方法,其中:于形成在第一绝缘膜上之半导体层上形成通至上述第一绝缘膜之元件隔离用沟的步骤,和利用气相沈积法将第二绝缘膜沈积在上述元件隔离用沟中的步骤。2.如申请专利范围第1项所记载之半导体装置之制造方法,其中:于形成在第一绝缘膜上之半导体层上形成通在上述沈积第二绝缘膜的步骤下,将上述元件隔离用沟的一部份填起来,还包括在上述沈积第二绝缘膜的步骤之后,再形成嵌埋层而将上述元件隔离用沟全部填起来的步骤。3.如申请专利范围第2项所记载之半导体装置之制造方法,其中:在上述形成嵌埋层的步骤之后,还包括在上述嵌埋层上形成第三绝缘膜的步骤。4.如申请专利范围第1项所记载之半导体装置之制造方法,其中:在上述形成元件隔离用沟的步骤与上述沈积第二绝缘膜的步骤之间,还包括藉由氧化上述半导体层中靠近上述元件隔离用沟之壁面之那一部份而形成氧化膜的步骤;上述沈积第二绝缘膜的步骤中,还包括沈积上述第二绝缘膜以将上述氧化膜覆盖起来的步骤。5.如申请专利范围第4项所记载之半导体装置之制造方法,其中:上述氧化膜的厚度在50nm以下。图式简单说明:图1为剖面图,系显示本发明之第一实施形态所关系之半导体装置之制造方法中的一个步骤。图2为剖面图,系显示本发明之第一实施形态所关系之半导体装置之制造方法中的一个步骤。图3为剖面图,系显示本发明之第一实施形态所关系之半导体装置之制造方法中的一个步骤。图4为剖面图,系显示本发明之第一实施形态所关系之半导体装置之制造方法中的一个步骤。图5为剖面图,系显示本发明之第一实施形态所关系之半导体装置之制造方法中的一个步骤。图6为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图7为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图8为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图9为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图10为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图11为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图12为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图13为剖面图,系显示本发明之第二实施形态所关系之半导体装置之制造方法中的一个步骤。图14为习知之半导体装置的剖面图。图15(a)及图15(b)皆为剖面图,系显示习知之半导体装置之制造方法中的各个步骤。
地址 日本