发明名称 | 非易失性存储装置的制造方法 | ||
摘要 | 公开了一种非易失性存储装置的制造方法,通过在单元区域里形成沟槽和在沟槽里形成凹形的浮动栅,可以增加耦合率并且可以避免影响控制栅的高度。所述方法包括:在外围电路区域的硅衬底上形成具有第一深度的第一沟槽,用埋入氧化膜来填埋它,并将它平面化;在单元区域的硅衬底上形成具有第二深度的第二沟槽;对单元区域进行沟道离子注入,在第二沟槽中形成隧道氧化膜且沉积浮动栅材料;通过蚀刻浮动栅材料形成浮动栅;在单元区域形成源极/漏极连接;在外围电路和单元区域里形成阱且沉积电介质膜;沉积栅极材料,同时仅仅在单元区域的沟道部分中留下电介质膜;及通过蚀刻栅极材料,在外围电路区域中形成栅极并在单元区域中形成控制栅。 | ||
申请公布号 | CN1610100A | 申请公布日期 | 2005.04.27 |
申请号 | CN200410098132.9 | 申请日期 | 2004.10.22 |
申请人 | 海力士半导体有限公司 | 发明人 | 李桢焕;池瑞湧 |
分类号 | H01L21/8247 | 主分类号 | H01L21/8247 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
主权项 | 1.一种非易失性存储装置的制造方法,由以下步骤组成:在外围电路区域的硅衬底上形成具有第一深度的第一沟槽,用埋入氧化膜来填埋第一沟槽并将其平面化;在所述单元区域的所述硅衬底上形成具有第二深度的第二沟槽;对所述单元区域执行沟道离子注入,在所述第二沟槽中形成隧道氧化膜并且沉积浮动栅材料;通过蚀刻所述浮动栅材料来形成浮动栅;在所述单元区域中形成源极/漏极连接;在所述外围电路和所述单元区域中形成阱并且沉积电介质膜;沉积栅极材料,同时仅仅在所述单元区域的所述沟道部分中留下电介质膜;且通过蚀刻所述栅极材料,在所述外围电路区域形成栅极并在所述单元区域里形成控制栅。 | ||
地址 | 韩国京畿道 |