基于PCI总线的IP核仿真验证平台及其验证方法

摘要

本发明是一种基于PCI总线的IP核仿真验证平台及其验证方法，该平台包括晶体振荡器、直流稳压源、FPGA、编程接口、SDRAM和PCI接口组成，该方法是通过使用VerilogHDL语言描述IP核验证系统，以PCI总线对顶层仿真模块互连，在芯片的内部以与SoC中相同的内部总线互连硬件模块，将所需验证的IP核嵌入到验证平台中，在PC机上控制平台测试IP核。本发明的验证平台结构设计简单，使用方便；验证方法既能有效模拟IP在SoC的环境，又能方便利用FPGA和普通个人计算机对IP进行硬件验证，可实时产生测试数据给IP核作测试，也可实时访问IP核内部的寄存器和存储器来获取其处理完毕的数据。

主权项

1、基于PCI总线的IP核仿真验证平台，其特征是，包括晶体振荡器、直流稳压源、FPGA、编程接口、SDRAM和PCI接口组成，其相互连接关系为，直流稳压源分别与晶体振荡器、FPGA、编程接口、SDRAM插槽相连接，FPGA通过PCI总线与PCI接口相连接，并通过SDRAM总线与SDRAM插槽相连接，晶体振荡器分别与FPGA和SDRAM插槽相连接，编程接口与FPGA相连接。