| 主权项 |
1.一种半导体装置,至少包含:复数个电容元件,位于至少一部份的绝缘层上,每一该些电容元件包含一下电极、一介电层及一上电极,其中至少一部份的该介电层位于该下电极与该上电极之间,该下电极形成于一杯形开口中,该杯形开口位于该绝缘层中,且该介电层及该上电极形成于该杯形开口之该下电极上;一沟渠,位于该绝缘层中,其中该沟渠连结于该些电容元件之间且横越该些电容元件,该沟渠在下电极中形成一凹陷区域且该沟渠横越过该下电极;以及一导电材质,位于该沟渠中,该导电材质电性连接于该些电容元件的该上电极。2.如申请专利范围第1项所述之半导体装置,其中当形成该上电极材质时,该导电材质系利用该上电极形成之。3.如申请专利范围第1项所述之半导体装置,其中该杯形开口具有椭圆形剖面形状。4.如申请专利范围第1项所述之半导体装置,其中该杯形开口具有圆形剖面形状。5.如申请专利范围第1项所述之半导体装置,其中该杯形开口具有矩形剖面形状。6.如申请专利范围第5项所述之半导体装置,其中该沟渠具有曲线形状。7.如申请专利范围第1项所述之半导体装置,其中该沟渠具有矩形剖面形状。8.如申请专利范围第1项所述之半导体装置,其中该沟渠具有圆底剖面形状。9.如申请专利范围第1项所述之半导体装置,其中该些电容元件为储存电容,以作为晶片上之嵌入式动态随机存取记忆体晶胞之一部份元件,且该晶片至少包含一逻辑电路区域。10.一种制造半导体装置的方法,至少包含下列步骤:提供一中介结构,设有一绝缘层于该中介结构上;在该绝缘层上形成复数个杯形开口;沉积一第一导电材质于该中介结构上,使得该第一导电材质涂布于该些杯形开口的内部;移除该中介结构上多余的该第一导电材质;形成一沟渠于该绝缘层中,其中该沟渠延伸至该些杯形开口之间并且横越每一该些杯形开口,在该沟渠横越每一该些杯形开口之处,该沟渠形成一凹陷区域于该第一导电材质中;沉积一介电材质于该中介结构上,使得该介电材质涂布于该沟渠的内部,并且涂布曝露的该第一导电材质之表面;沉积一第二导电材质于该中介结构上,使得该第二导电材质涂布于该沟渠的内部,并且涂布于曝露的该介电材质之表面;以及移除该中介结构上多余的该第二导电材质。11.如申请专利范围第10项所述之制造半导体装置的方法,其中该半导体装置至少包含具有复数个储存电容之动态随机存取记忆体晶胞,且该些储存电容位于该些杯形开口。12.如申请专利范围第10项所述之制造半导体装置的方法,其中该半导体装置至少包含一逻辑电路区域及一嵌入式动态随机存取记忆体区域,其中该嵌入式动态随机存取记忆体区域具有位于该些杯形开口之储存电容。13.如申请专利范围第10项所述之制造半导体装置的方法,其中该杯形开口具有椭圆形剖面形状。14.如申请专利范围第10项所述之制造半导体装置的方法,其中该杯形开口具有圆形剖面形状。15.如申请专利范围第10项所述之制造半导体装置的方法,其中该杯形开口具有矩形剖面形状。16.如申请专利范围第10项所述之制造半导体装置的方法,其中该沟渠具有曲线形状。17.如申请专利范围第10项所述之制造半导体装置的方法,其中该沟渠具有矩形剖面形状。18.如申请专利范围第10项所述之制造半导体装置的方法,其中该沟渠具有圆底剖面形状。19.一种半导体装置,至少包含:复数个电容元件,位于至少一部份的绝缘层上,每一该些电容元件至少包含一第一导电材质层、一介电层及一第二导电材质层,其中至少一部份的该介电层位于该第一导电材质层与该第二导电材质层之间,该第一导电材质层涂布于一杯形开口的内表面,该杯形开口系位于该绝缘层中;以及一沟渠,位于该绝缘层中,该沟渠延伸且横越该些电容元件,该沟渠在该第一导电材质层中形成一凹陷区域且该沟渠横越过该些电容之该第一导电材质层,该介电层及该第二导电材质层系形成于该杯形开口之该第一导电材质上以及形成于该沟渠的内表面,使得该第二导电材质层经由该沟渠延伸至该些电容元件上,并且使得该第二导电材质层形成该些电容元件的上电极。20.如申请专利范围第19项所述之半导体装置,其中该杯形开口具有椭圆形剖面形状。21.如申请专利范围第19项所述之半导体装置,其中该杯形开口具有圆形剖面形状。22.如申请专利范围第19项所述之半导体装置,其中该杯形开口具有矩形剖面形状。23.如申请专利范围第22项所述之半导体装置,其中该沟渠具有曲线形状。24.如申请专利范围第19项所述之半导体装置,其中该沟渠具有矩形剖面形状。25.如申请专利范围第19项所述之半导体装置,其中该沟渠具有圆底剖面形状。26.如申请专利范围第19项所述之半导体装置,其中该些电容元件为储存电容,以作为晶片上之嵌入式动态随机存取记忆体晶胞之一部份元件,且该晶片至少包含一逻辑电路区域。图式简单说明:第1图系绘示依据习知技术之一部份单晶片之剖面图,其中该单晶片具有逻辑区域及嵌入式动态随机存取记忆体(DRAM)阵列区域;第2-6图系绘示依照本发明中一实施例之中介结构的制造方法之剖面图;第7图系绘示依照本发明第6图之后在DRAM区域之另一中介结构的上视图;第8图系绘示依照本发明沿着第7图标线8-8之剖视图;第9图系绘示依照本发明沿着第7图曲线9-9之剖视图;第10图系绘示依照本发明第7-9图之后在DRAM区域之一中介结构的上视图;第11图系绘示依照本发明第10图虚线区域的透视图;第12图系绘示依照本发明沿着第10图标线12-12之剖视图;第13图系绘示依照本发明沿着第10图曲线型13-13之剖视图;第14图系绘示依照本发明沿着第10图标线14-14之曲线型沟渠的剖视图;第15图系绘示依照本发明沿着第10图区线15-15之曲线型沟渠的剖视图;第16及17图系绘示依照本发明第10-15图之后在一中介结构的剖视图;第18图系绘示依照本发明第16及17图之后在DRAM区域之一中介结构的上视图;第19图系绘示依照本发明第18图虚线区域的透视图;第20图系绘示依照本发明沿着第18图标线20-20之剖视图;第21图系绘示依照本发明第18-20图之后在DRAM区域之一中介结构的上视图;第22图系绘示依照本发明沿着第21图标线22-22之剖视图;第23图系绘示依照本发明第21及22图之后在DRAM区域之一中介结构的上视图;以及第24图系绘示依照本发明沿着第23图标线24-24之剖视图。 |
