| 主权项 |
1.一种具有复数个扫描串链之电路,其具有复数个扫描输入并连结到一输入端子,复数个扫描时脉输入以连结并接收复数个扫描时脉信号,以及复数个扫描输出,每一该扫描输出用以输出对应的该扫描串链。2.如申请专利范围第1项所述之电路,更包括一扫描时脉信号产生器,其连结到该些复数个扫描串链并配合产生该些复数个扫描时脉信号作为对单一扫描时脉信号的响应。3.如申请专利范围第2项所述之电路,其中该些复数个扫描时脉信号具有非重叠主动边缘/位准。4.如申请专利范围第1项所述之电路,更包括一多工器,其被安排连结该些扫描串链之该些复数个扫描输出至一输出端子作为对一个或多个选择信号的响应。5.如申请专利范围第4项所述之电路,其中该电路为一积体电路,而该输入及输出端子为焊接点。6.如申请专利范围第4项所述之电路,其中该电路为被封装之一积体电路,而该输入及输出端子为脚位。7.如申请专利范围第1项所述之电路,其中该些扫描串链之每一个包括复数个多工扫描元件。8.如申请专利范围第1项所述之电路,其中该些扫描串链之每一个包括复数个时脉扫描元件。9.如申请专利范围第1项所述之电路,其中:该些扫描串链之每一个包括复数个位准感测扫描设计(LSSD)元件;该些复数个扫描时脉输入为主扫描时脉输入;该些复数个扫描时脉信号为主扫描时脉信号;以及该些复数个扫描串链具有复数个从时脉输入以连结并接收复数个从扫描时脉信号。10.如申请专利范围第2项所述之电路,其中该扫描时脉信号产生器包括一延迟串链。11.如申请专利范围第2项所述之电路,其中该扫描时脉信号产生器包括:一锁相回路;一计数器,连结到该锁相回路;以及一循序检测器,连结到该计数器。12.一种具有复数个扫描串链之电路,其具有复数个扫描输入,复数个扫描时脉输入以连结并接收复数个扫描时脉信号,以及复数个扫描输出经由一多工器连结到一输出端子。13.如申请专利范围第12项所述之电路,更包括一扫描时脉信号产生器,其连结到该些复数个扫描串链并配合产生该些复数个扫描时脉信号作为对单一扫描时脉信号的响应。14.如申请专利范围第13项所述之电路,其中该些复数个扫描时脉信号具有非重叠主动边缘/位准。15.如申请专利范围第12项所述之电路,其中该电路为一积体电路,而该输入及输出端子为焊接点。16.如申请专利范围第12项所述之电路,其中该电路为被封装之一积体电路,而该输入及输出端子为脚位。17.如申请专利范围第12项所述之电路,其中该些扫描串链之每一个包括复数个多工扫描元件。18.如申请专利范围第12项所述之电路,其中该些扫描串链之每一个包括复数个时脉扫描元件。19.如申请专利范围第12项所述之电路,其中:该些扫描串链之每一个包括复数个位准感测扫描设计(LSSD)元件;该些复数个扫描时脉输入为主扫描时脉输入;该些复数个扫描时脉信号为主扫描时脉信号;以及该些复数个扫描串链具有复数个从时脉输入以连结并接收复数个从扫描时脉信号。20.如申请专利范围第13项所述之电路,其中该扫描时脉信号产生器包括一延迟串链。21.如申请专利范围第13项所述之电路,其中该扫描时脉信号产生器包括:一锁相回路;一计数器,连结到该锁相回路;以及一循序检测器,连结到该计数器。22.一种用以测试包括具有复数个扫描输入及复数个扫描输出之复数个扫描串链之一电路之方法,该方法包括:经由一输入端子来驱动该些复数个扫描输入;以复数个扫描时脉信号来钟控该些复数个扫描串链;以及从该些复数个扫描串链移出数据。23.如申请专利范围第22项所述之方法,更包括将该数据由该些复数个扫描输出经一输出端子移出。24.如申请专利范围第23项所述之方法,其中将该数据由该些复数个扫描输出经该输出端子移出的步骤包括:循序选择该些复数个扫描输出其中一个;以及将该数据由该被选之扫描输出经该输出端子移出。25.如申请专利范围第22项所述之方法,更包括产生具有非重叠主动边缘/位准之该些复数个扫描时脉信号。26.如申请专利范围第22项所述之方法,其中该电路为一积体电路,而该输入及输出端子为焊接点。27.如申请专利范围第22项所述之方法,其中该电路为被封装之一积体电路,而该输入及输出端子为脚位。28.如申请专利范围第22项所述之方法,其中:以复数个扫描时脉信号来钟控该些复数个扫描串链的步骤包括以复数个主扫描时脉信号及复数个从扫描时脉信号来钟控该些复数个扫描串链。29.一种用以测试包括具有复数个扫描输入及复数个扫描输出之复数个扫描串链之一电路之方法,该方法包括经由一输入端子来驱动该些复数个扫描输入;以复数个扫描时脉信号来钟控该些复数个扫描串链;以及将数据由该些复数个扫描输出经一输出端子移出。30.如申请专利范围第29项所述之方法,其中将该数据由该些复数个扫描输出经该输出端子移出的步骤包括:循序选择该些复数个扫描输出其中一个;以及将数据由该被选之扫描输出经该输出端子移出。31.如申请专利范围第29项所述之方法,更包括产生具有非重叠主动边缘/位准之该些复数个扫描时脉信号。32.如申请专利范围第29项所述之方法,其中该电路为一积体电路,而该输入及输出端子为焊接点。33.如申请专利范围第29项所述之方法,其中该电路为被封装之一积体电路,而该输入及输出端子为脚位。34.如申请专利范围第29项所述之方法,其中以该些复数个扫描时脉信号来钟控该些复数个扫描串链的步骤包括以复数个主扫描时脉信号及复数个从扫描时脉信号来钟控该些复数个扫描串链。35.一种用以载入复数个扫描向量至具有复数个扫描输入及复数个扫描输出之复数个扫描串链之一电路之方法,该方法包括:传播复数个扫描向量到该些复数个扫描串链;选择性地钟控只有该些扫描向量当中第一个的位元进入该些扫描串链当中第一个;以及利用复数个扫描时脉信号以钟控来自该些复数个扫描向量之位元进入其相对应之扫描串链。图式简单说明:第1图是如本发明所述之扫描串链架构之一实施例之示意图。第2图是绘示上述第1图实施例之操作之时态图。第3图是如本发明所述之扫描串链架构之另一实施例之示意图。第4图是如本发明所述之时脉信号产生器之一实施例之示意图。第5图是如本发明所述之时脉信号产生器之另一实施例之示意图。第6图是如本发明所述与第5图之时脉信号产生器并用之循序检测器之一实施例之示意图。第7图是如本发明所述之选择信号产生器之一实施例之示意图。第8图是与第3图之扫描串链架构并用之多工器之一实施例之示意图。第9图是第8图之多工器之真値表。第10图是绘示第3图实施例之操作之时态图。第11图是绘示利用一典型的自动测试模型产生(ATPG)工具之时脉后监测法之时态图。第12图绘示如本发明所述具有虚拟扫描单元之扫描串链架构之一实施例。第13图是如本发明所述之扫描串链架构之另一实施例之示意图。第14图是绘示第13图实施例之操作之时态图。第15图是如本发明所述用于2对1输出多工器之选择信号产生器之一实施例之示意图。第16图是如本发明所述用于4对1输出多工器之选择信号产生器之一实施例之示意图。第17图是如本发明所述之扫描串链架构之若干实施例之实验逻辑模拟时间之表格。第18图是如本发明所述之扫描串链架构之若干实施例之实验故障模拟统计之表格。第19图是如本发明所述之扫描串链架构之若干实施例之实验峰値功率消耗之表格。第20图是绘示位准感测扫描设计(LSSD)扫描单元如何使用于本发明之示意图。 |
