| 主权项 |
1.一种形成积体电路中之高介电质材料层之方法,包含:制备一矽基体;使用ALD以金属硝酸盐前驱物沉积一第一层金属氧化物;使用ALD以金属氯化物前驱物沉积另一层金属氧化物;及完成该积体电路,其中,该制备包含形成一H终止表面于矽基体上。2.如申请专利范围第1项所述之方法,其中,该形成包含曝露矽表面于HF。3.如申请专利范围第1项所述之方法,其中,沉积第一层金属氧化物包含使用一至五ALD循环沉积一层金属氧化物。4.如申请专利范围第1项所述之方法,其中,沉积另一层金属氧化物包含使用多个ALD循环沉积一层金属氧化物,以达成所需之金属氧化物层厚度。5.如申请专利范围第1项所述之方法,包含选择取自HfO2,ZrO2,Gd2O3,La2O3,CeO2,TiO2,Y2O3,Ta2O5,及Al2O3所组成之金属氧化物群类中之一金属氧化物,以沉积于矽基体上。6.如申请专利范围第1项所述之方法,其中,沉积第一层金属氧化物包含沉积一初始层之金属氧化物,具有厚度在约0.1nm及1.5nm之间。7.如申请专利范围第1项所述之方法,其中,沉积另一层金属氧化物包含沉积一层金属氧化物,具有厚度在约3nm及10nm之间。8.一种形成积体电路中之一层高介电质闸氧化物之方法,包含:制备一矽基体,包含形成一H终止之表面于矽基体上;使用一至五ALD循环,以金属硝酸盐前驱物沉积一第一层金属氧化物,以达成所需之金属氧化物层厚度;使用多个ALD循环,以金属氯化物前驱物沉积另一层金属氧化物;及完成该积体电路。9.如申请专利范围第8项所述之方法,其中,该形成包含曝露矽表面于HF。10.如申请专利范围第8项所述之方法,包含选择取自HfO2,ZrO2,Gd2O3,La2O3,CeO2,TiO2,Y2O3,Ta2O5,及Al2O3所组成之金属氧化物群类中之一金属氧化物,以沉积于矽基体上。11.如申请专利范围第8项所述之方法,其中,沉积第一层金属氧化物包含沉积一初始层之金属氧化物,具有厚度在约0.1nm及1.5nm之间。12.如申请专利范围第8项所述之方法,其中,沉积另一层金属氧化物包含沉积一层金属氧化物,具有厚度在约3nm及10nm之间。13.一种形成积体电路中之一层HfO2高介电质闸氧化物之方法,包含:制备一矽基体,包含形成一H终止之表面于矽基体上;使用一至五ALD循环,由Hf(NO3)4前驱物沉积一第一层HfO2,以达成所需之金属氧化物层厚度;使用多个ALD循环,由HfCl4前驱物沉积另一层HfO2;及完成该积体电路。14.如申请专利范围第13项所述之方法,其中,该形成包含曝露矽表面于HF。15.如申请专利范围第13项所述之方法,其中,沉积第一层金属氧化物包含沉积一初始层之金属氧化物,具有厚度在约0.1nm及1.5nm之间。16.如申请专利范围第13项所述之方法,其中,沉积另一层金属氧化物包含沉积一层金属氧化物,具有厚度在约3nm及10nm之间。图式简单说明:图1显示具有H终止之矽表面之矽基体。图2显示沉积初始HfO2层后之基体。图3显示沉积第二或最后HfO2层后之结构。 |
