| 主权项 |
1.一种半导体装置,其特征为具备:半导体构成体(23);其具有:一面、和面对于该一面的另一面、及在于上述一面与另一面之间的多数之侧面,且在上述一面上形成有积体电路元件之半导体基板(24);连接于上述积体电路元件之多数连接脚位(25);覆盖于上述半导体基板(24)上,而持有使上述连接脚位(25)露出的开口部(28)之保护膜(27);及连接于上述连接脚位(25),而持有配置在上述保护膜(27)上面的脚位部之多数重置配线(31);上层绝缘膜(37);系覆盖于除了上述各脚位部以外,包括上述重置配线(31)的上述半导体构成体(23)上面之整面上;封闭体(34或36);其系覆盖于上述半导体构成体(23)的至少1侧面上;及上层重置配线(43);系形成在上述上层绝缘膜(37)上,而持有在电路上连接于脚位部的一端,和设置在对应于上述封闭体(34或36)领域对称位置上的外部连接脚位部。2.如申请专利范围第1项之半导体装置,其中上述封闭体(34或36)是覆盖于上述半导体构成体(23)的全周围侧面者。3.如申请专利范围第1项之半导体装置,其中在上述半导体构成体(23)的上述半导体基板(24)与上述保护膜(27)之间,形成由无机材料所构成之绝缘层(26)者。4.如申请专利范围第1项之半导体装置,其中上述封闭体(34或36)的上面与上述半导体构成体(23)的上面是配置在同一平面上者。5.如申请专利范围第1项之半导体装置,其中上述封闭体(34或36)的底面与上述半导体构成体(23)的底面,配置在同一平面上者。6.如申请专利范围第1项之半导体装置,其中上述半导体构成体(23)具有形成在上述重置配线(31)上的柱状电极(32)者。7.如申请专利范围第1项之半导体装置,其中上述半导体构成体(23)包含形成在上述柱状电极(32)之间的封闭体(33)者。8.如申请专利范围第1项之半导体装置,其中具有:支承上述半导体构成体(23)及上述封闭体(34或36)之基底构件(21)者。9.如申请专利范围第8项之半导体装置,其中上述基底构件(21)是由散热材料所形成者。10.如申请专利范围第8项之半导体装置,其中具有:可使上述半导体构成体(23)黏着于上述基底构件(21)上之绝缘层(22)者。11.如申请专利范围第1项之半导体装置,其中上述封闭体(34或36)包含埋置体(34)者。12.如申请专利范围第11项之半导体装置,其中上述埋置体(34)具有和上述半导体构成体(23)大致相同的厚度者。13.如申请专利范围第11项之半导体装置,其中上述埋置体(34)与上述半导体构成体(23)之间充填着绝缘材料(36)者。14.如申请专利范围第1项之半导体装置,其中具有:在上述上层重置配线(43)与上述半导体构成体(23)之间,设置可将上述半导体构成体(23)的重置配线(31)与上述上层重置配线(43)加以连接之层间重置配线(39),及,覆盖于该层间重置配线(39)之层间绝缘层(41)者。15.如申请专利范围第1项之半导体装置,其中设有:在包括上述上层重置配线(43)在内的上述绝缘层(41)上面,除了上述上层重置配线(43)的外部连接脚位部之外,在其余部分上设置最上层绝缘膜(44)者。16.如申请专利范围第15项之半导体装置,其中设有:在上述上层重置配线(43)的外部连接脚位部上,设置突起状的连接端子(46)者。17.如申请专利范围第16项之半导体装置,其中上述突起状的连接端子(46)是焊锡球者。18.如申请专利范围第15项之半导体装置,其中在上述最上层绝缘膜(44)上,配置其在电路上连接于上述外部连接脚位部之电子零件(113、114:参照第60图)者。19.如申请专利范围第15项之半导体装置,其中设有:在上述外部连接脚位部上设置连接插脚(117)者。20.如申请专利范围第1项之半导体装置,其中具有导通构件(79b、79c、84),在电气地连接于上述上层重置配线(43)上,且,贯通上述封闭体(34、36)而延伸到上述封闭体(34或36)的另一面上者。21.如申请专利范围第20项之半导体装置,其中具有:连接于配置在上述半导体构成体(23)另一面侧的上述导通构件(84)之重置配线(87)者。22.一种半导体装置,其特征为具备:具有至少使突起状电极(32)上面露出于外,而覆盖于半导体基板(24)一面上的封闭体(33)之半导体构成体(23);覆盖于上述半导体构成体(23)上面的整面上之上层绝缘膜(37);覆盖于上述半导体构成体(23)的侧面之封闭体(34或36);及形成在上述上层绝缘膜(37)上而电气地连接于上述突起状电极(32),且延伸到对应于上述封闭体(34或36)的领域之上层重置配线(43)者。23.一种半导体装置,其特征为具备:各个都具有至少使电极(32)上面露出于外,而覆盖于半导体基板(24)一面上的有机绝缘膜(33)之多数半导体构成体(23);覆盖于上述各半导体构成体(23)的侧面之封闭体(36);覆盖于上述各半导体构成体(23)上面的整面上之上层绝缘膜(37);及形成在上述上层绝缘膜(37)上,而在电气地至少连接于一个上述电极(32),且延伸到对应于上述封闭体(36)的领域上之一上层重置配线(43)者。24.一种半导体装置,其特征为具备:第1半导体装置,其系具备至少使电极(78a)上面露出于外而覆盖于半导体基板(24)一面上的绝缘层(33)之半导体构成体(73a);覆盖于上述半导体构成体(73a)的侧面之封闭体(76a或75a);形成在上述半导体构成体(73a)上面,而在电气地连接于上述电极(78a),且延伸到对应于上述封闭体(76a或75a)的领域之上层重置配线(77a);及第2半导体装置,其系具备:至少使电极(78c)上面露出于外而覆盖于半导体基板(24)一面上的绝缘层(33)之半导体构成体(73c);覆盖于上述各半导体构成体(73c)的侧面之封闭体(76c或75c);形成在上述半导体构成体(73c)上面,而在电气地连接于上述电极(78c),且延伸到对应于上述封闭体(76c或75c)的领域之至少一上层重置配线(77c);及设置上述封闭体(76c或75c)内,而可使上述上层重置配线(77c)连接于上述第1半导体装置的上述上层重置配线(77a)中之一的导电构件(79c)者。25.一种半导体装置的制造方法,其特征为具有:将在其半导体基板(24)上已形成各自持有脚位部的多数重置配线(31)之多数半导体构成体(23),以互相离开的配置在底板(21)上;在包括上述多数半导体构成体(23)上面的上述底板(21)上之整面上形成绝缘层(36、37);在上述绝缘层(36、37)上面,形成持有连接脚位部且连接于与上述半导体构成体(23)所对应的上述脚位部中之一之上层重置配线(43),而该上层重置配线(43)的连接脚位部之至少其一是配置在形成于上述半导体构成体(23)之间的上述绝缘层(36)上;及将在于上述各半导体构成体(23)之间的上述绝缘层(36)加以切断,以取得各自至少持有1个上述半导体构成体(23)之多数个半导体装置,而该半导体装置中,上述上层重置配线(43)的连接脚位部之至少其一是形成在比上述半导体构成体(23)更为外侧领域的上述绝缘层(36)上者。26.如申请专利范围第25项之半导体装置制造方法,其中在于上述绝缘层(36)的切断工程中,是以含有多数个上述半导体构成体(23)为一单位加以切断者。27.如申请专利范围第25项之半导体装置制造方法,其中在将上述半导体构成体(23)以互相离间的配置于底板(21)上的工程,包括在于上述半导体构成体(23)之间配置埋置体(34)之工程者。28.如申请专利范围第25项之半导体装置制造方法,其中上述多数的重置配线(43)形成于设置在上述半导体基板(24)上的保护膜(27)上者。29.如申请专利范围第25项之半导体装置制造方法,其中上述绝缘层(37)为多数层,而在层间形成多数组的层间重置配线(39)之工程,以使上述各半导体构成体(23)的重置配线(31)连接于与其对应的上述各组之上层重置配线(43)者。30.如申请专利范围第25项之半导体装置制造方法,其中具有:除了上述上层重置配线(43)的脚位部部分之外,在包括上述上层重置配线(43)在内的上述绝缘层(36)上面形成最上层绝缘膜(44)者。31.如申请专利范围第30项之半导体装置制造方法,其中具有:在上述上层重置配线(43)的脚位部上形成突起状的连接端子(46)之工程者。32.如申请专利范围第31项之半导体装置制造方法,其中上述突起状的连接端子(46)是焊鍚球者。33.如申请专利范围第25项之半导体装置制造方法,其中上述绝缘层(36)的切断是包含将上述底板(21)也一起切断之工程者。34.如申请专利范围第33项之半导体装置制造方法,其中具有:在于切断前的上述底板(21)下面,配置另一底板(60),而于切断上述底板(21)后,取掉上述另一底板(60)之工程者。35.如申请专利范围第25项之半导体装置制造方法,其中在将上述半导体构成体(23)以互相离间的配置在底板(21)上之工程,包含在上述半导体构成体(23)之间配置埋置体(34)之工程,而在于上述各半导体构成体(23)之间切断上述绝缘层(36)之工程是包含切断上述埋置体之工程者。36.如申请专利范围第35项之半导体装置制造方法,其中在上述各半导体构成体(23)之间切断上述绝缘层(36)之工程包含切断上述底板(21)之工程者。37.如申请专利范围第25项之半导体装置制造方法,其中具有:在上述各半导体构成体(23)之间切断上述绝缘层(36)的工程之前,先除掉上述底板(21)之工程者。38.如申请专利范围第37项之半导体装置制造方法,其中具有:在除掉上述底板(21)后接下去的、使上述半导体基板(24)薄型化之工程者。图式简单说明:第1图:本发明第1实施形态的半导体装置之放大断面图。第2图:第1图所示半导体装置的制造方法一例中,当初所准备者之放大断面图。第3图:连续于第2图的制造工程之放大断面图。第4图:连续于第3图的制造工程之放大断面图。第5图:连续于第4图的制造工程之放大断面图。第6图:连续于第5图的制造工程之放大断面图。第7图:连续于第6图的制造工程之放大断面图。第8图:连续于第7图的制造工程之放大断面图。第9图:连续于第8图的制造工程之放大断面图。第10图:连续于第9图的制造工程之放大断面图。第11图:连续于第10图的制造工程之放大断面图。第12图:连续于第11图的制造工程之放大断面图。第13图:连续于第12图的制造工程之放大断面图。第14图:连续于第13图的制造工程之放大断面图。第15图:连续于第14图的制造工程之放大断面图。第16图:连续于第15图的制造工程之放大断面图。第17图:连续于第16图的制造工程之放大断面图。第18图:连续于第17图的制造工程之放大断面图。第19图:第1图所示半导体装置的制造方法另一例中,当初所准备的底板构件之放大断面图。第20图:同上述的另一例中,说明制造工程详情用之放大断面图。第21图:第1图所示半导体装置的制造方法再一例中,所定的制造工程之断面图。第22图:连续于第21图的制造工程之放大断面图。第23图:本发明第1实施形态的变形例1之放大断面图。第24图:本发明第1实施形态的变形例2之放大断面图。第25图:本发明第1实施形态的变形例3之放大断面图。第26图:本发明第1实施形态的变形例4之放大断面图。第27图:本发明第1实施形态的变形例5之放大断面图。第28图:本发明第1实施形态的变形例6之放大断面图。第29图:本发明第1实施形态的变形例7之放大断面图。第30图:本发明第1实施形态的变形例8之放大断面图。第31图:本发明第1实施形态的变形例9之放大断面图。第32图:本发明第1实施形态的变形例10之放大断面图。第33图:本发明第1实施形态的变形例11之放大断面图。第34图:本发明第1实施形态的变形例12之放大断面图。第35图:本发明第1实施形态的变形例13之放大断面图。第36图:本发明第1实施形态的变形例14之放大断面图。第37图:本发明第1实施形态的变形例15之放大断面图。第38图:第37图所示半导体装置中,最初的制造工程之说明放大断面图。第39图:连续于第38图的制造工程之放大断面图。第40图:连续于第39图的制造工程之放大断面图。第41图:连续于第40图的制造工程之放大断面图。第42图:连续于第41图的制造工程之放大断面图。第43图:连续于第42图的制造工程之放大断面图。第44图:连续于第43图的制造工程之放大断面图。第45图:本发明第1实施形态的半导体装置变形例16之放大断面图。第46图:本发明第1实施形态的半导体装置变形例17之放大断面图。第47图:本发明第1实施形态的半导体装置变形例18之放大断面图。第48图:本发明第1实施形态的半导体装置变形例19之放大断面图。第49图:本发明第1实施形态的半导体装置变形例20之放大断面图。第50图:第48图所示半导体装置中,要做修护时的说明用放大断面图。第51图:本发明第2实施形态的半导体装置之放大断面图。第52图:第51图所示半导体装置中,最初的制造工程之说明放大断面图。第53图:连续于第52图的制造工程之放大断面图。第54图:连续于第53图的制造工程之放大断面图。第55图:本发明第2实施形态的半导体装置变形例1之放大断面图。第56图:本发明第2实施形态的半导体装置变形例2之放大断面图。第57图:本发明第2实施形态的半导体装置变形例3之放大断面图。第58图:本发明第2实施形态的半导体装置变形例4之放大断面图。第59图:本发明第2实施形态的半导体装置变形例5之放大断面图。第60图:本发明第2实施形态的半导体装置变形例6之放大断面图。第61图:本发明第2实施形态的半导体装置变形例7之放大断面图。第62图:本发明第2实施形态的半导体装置变形例8之放大断面图。第63图:本发明第2实施形态的半导体装置变形例9之放大断面图。第64图:本发明第2实施形态的半导体装置变形例10之放大断面图。第65图:本发明第2实施形态的半导体装置变形例11之放大断面图。第66图:本发明第2实施形态的半导体装置变形例12之放大断面图。第67图:本发明第2实施形态的半导体装置变形例13之放大断面图。第68图:本发明第2实施形态的半导体装置变形例14之放大断面图。第69图:本发明第3实施形态的半导体装置之放大断面图。第70图:第69图所示半导体装置的制造方法之说明用放大图。第71图:连续于第70图的制造工程之放大图。第72图:连续于第71图的制造工程之放大图。第73图:连续于第72图的制造工程之放大图。第74图:连续于第73图的制造工程之放大图。第75图:连续于第74图的制造工程之放大图。第76图:连续于第75图的制造工程之放大图。第77图:本发明第3实施形态的半导体装置变形例1之放大断面图。第78图:本发明第3实施形态的半导体装置变形例2之放大断面图。第79图:本发明第3实施形态的半导体装置变形例3之放大断面图。第80图:本发明第3实施形态的半导体装置变形例4之放大断面图。第81图:本发明第3实施形态的半导体装置变形例5之放大断面图。第82图:本发明第3实施形态的半导体装置变形例6之放大断面图。第83图:本发明第3实施形态的半导体装置变形例7之放大断面图。第84图:从来的半导体装置一例之放大断面图。 |
