| 主权项 |
1.一种上升卡装置,包含:一主上升卡基板,其中包含一电气连接边缘以耦接至一PCI滙流排;与一PCI插座,其中该PCI插座安装于该主上升卡基板之第一表面,并电气耦接至该连接边缘。2.如申请专利范围第1项之装置,其中主上升卡基板自连接边缘至一相反边缘之长度小于1.75英寸。3.如申请专利范围第1项之装置,其中连接边缘耦接至一66MHz PCI滙流排。4.如申请专利范围第1项之装置,其中PCI插座是一用于一66MHz PCI滙流排之64位元插座。5.如申请专利范围第1项之装置,其中连接边缘包含至少一导电指。6.如申请专利范围第5项之装置,其中该至少一导电指与安装于第一表面之PCI插座间之电气路径长度是不长于1.4英寸。7.如申请专利范围第5项之装置,其中该至少一导电指与安装于第一表面之PCI插座间之电气路径长度是介于0.3英寸与1.1英寸之间。8.如申请专利范围第5项之装置,进一步包含:耦接至主上升卡基板之至少一连接器。9.如申请专利范围第8项之装置,其中该至少一连接器耦接至基板之第二表面。10.如申请专利范围第8项之装置,其中该至少一连接器能够传送一66 MHz PCI滙流排之信号。11.如申请专利范围第8项之装置,其中该至少一导电指与该至少一连接器间之电气路径长度是不长于1.5英寸。12.如申请专利范围第8项之装置,其中该至少一导电指与该至少一连接器间之电气路径长度是介于0.8英寸与1.2英寸之间。13.如申请专利范围第1项之装置,进一步包含:一副上升卡基板;与一PCI插座,其中该PCI插座安装于该副上升卡基板之第一表面,并电气耦接至该主上升卡之连接边缘。14.如申请专利范围第13项之装置,其中副上升卡基板在第一表面之最短维度是小于1.75英寸。15.如申请专利范围第13项之装置,其中副上升卡之PCI插座是一用于一66MHz PCI滙流排之64位元PCI插座。16.如申请专利范围第13项之装置,进一步包含:耦接至主上升卡基板之第一连接器;与第二连接器,其中第二连接器耦接至副上升卡基板,并耦接至主上升卡之第一连接器,以电气连接副上升卡基板之PCI插座至主上升卡之连接边缘。17.如申请专利范围第16项之装置,其中主上升卡之该至少一导电指与主上升卡之第一连接器间之电气路径长度是介于1英寸与1.7英寸之间。18.如申请专利范围第16项之装置,其中副上升卡之第二连接器与副上升卡之PCI插座间之电气路径长度是介于0.2英寸与1.6英寸之间。19.如申请专利范围第13项之装置,其中主上升卡之该至少一导电指与副上升卡之PCI插座间之电气路径长度是不长于3.9英寸。20.如申请专利范围第13项之装置,其中主上升卡之该至少一导电指与副上升卡之PCI插座间之电气路径长度是介于1英寸与3.3英寸之间。21.一种副上升卡,包含:一基板;一耦接至该基板之板际连接器;与一PCI连接器,其中该PCI连接器耦接至该基板之第一表面,并电气耦接至该板际连接器。22.如申请专利范围第21项之副上升卡,其中副上升卡基板在第一表面之最短维度是小于1.75英寸。23.如申请专利范围第21项之副上升卡,其中PCI连接器是一用于一66 MHz PCI滙流排之64位元连接器。24.如申请专利范围第21项之副上升卡,其中PCI连接器是一用于一66 MHz PCI滙流排之32位元连接器。25.如申请专利范围第21项之副上升卡,其中板际连接器与PCI连接器间之电气路径长度是介于0.2英寸与1.6英寸之间。26.一种电脑系统,包含:一电路板;一位于该电路板之PCI滙流排;第一PCI插座,其中第一PCI插座安装于该电路板,并电气耦接至该PCI滙流排;与一主上升卡,其中该主上升卡耦接至第一PCI插座,并包含耦接至一周边卡之第二PCI插座。27.如申请专利范围第26项之电脑系统,其中PCI滙流排是一66MHz PCI滙流排。28.如申请专利范围第26项之电脑系统,其中第一与第二PCI插座是64位元PCI插座。29.如申请专利范围第26项之电脑系统,进一步包含一主桥,其中该主桥位于电路板,并电气耦接至PCI滙流排。30.如申请专利范围第29项之电脑系统,其中主桥与PCI滙流排间之电气路径长度是不长于1英寸。31.如申请专利范围第29项之电脑系统,其中主桥与第一PCI插座间之电气路径长度是不长于8英寸。32.如申请专利范围第29项之电脑系统,其中第一PCI插座与第二PCI插座间之电气路径长度是不长于1.4英寸。33.如申请专利范围第26项之电脑系统,进一步包含:一板际连接器,其中该板际连接器安装于主上升卡,并电气耦接至PCI滙流排。34.如申请专利范围第33项之电脑系统,进一步包含:一副上升卡,其中该副上升卡电气耦接至主上升卡之板际连接器,并包含第三PCI插座以耦接至一周边卡。35.一种上升卡装置,包含:装置,以耦接第一上升卡至一电路板,并提供第一连接器以耦接第一周边卡;与装置,以耦接第二上升卡至第一上升卡,并提供第二连接器以耦接第二周边卡。36.如申请专利范围第35项之装置,其中主上升卡与副上升卡之高度是小于1.75英寸。37.如申请专利范围第35项之装置,其中主上升卡与副上升卡之高度是小于1英寸。38.如申请专利范围第35项之装置,其中主上升卡之第一连接器是一64位元PCI滙流排连接器。39.如申请专利范围第38项之装置,其中副上升卡之第二连接器是一64位元PCI滙流排连接器。40.如申请专利范围第38项之装置,其中副上升卡之第二连接器是一32位元PCI滙流排连接器。图式简单说明:图1是一主上升卡之示范实例之前视图。图2是一主上升卡之示范实例之后视图。图3A是图1之主上升卡之一示范实例的侧视图。图3B是图2之主上升卡之一示范实例的侧视图。图4是一副上升卡之示范实例之前视图。图5是一副上升卡之示范实例之后视图。图6是一副上升卡之示范实例之侧视图。图7A是一主上升卡与一副上升卡之互连之一示范实例的侧视图。图7B是图7A所示之主上升卡与副上升卡互连之一示范实例的第一放大解析图。图7C是图7A所示之主上升卡与副上升卡互连之一示范实例的第二放大解析图。图8A展示图1之主上升卡之一组态。图8B展现图8A所示之组态之一组轨迹长度。图9A展示图4之副上升卡之一组态。图9B展现图9A所示之组态之一组轨迹长度。图10A展示一包含一主上升卡与一副上升卡之组态。图10B展现图10A所示之组态之一组轨迹长度。图11A展示一电路板之组态,其中图8A,8B,9A,9B,10A,与10B之上升卡可受到连接。图11B展现图11A所示之组态之一组轨迹长度。图12展示一电路板之示范实例,其中一主上升卡与一副上升卡可受到耦接。 |
