| 主权项 |
1.一种半导体元件之短通道电晶体的制造方法,其特征为包含:在半导体基板上,依序形成第1氧化层、第1氮化层、第2氧化层和第2氮化层的步骤;在前述第2氮化层上,形成规定形状的第1罩幕的步骤;利用前述第1罩幕,蚀刻前述第2氮化层和第2氧化层的步骤;除去前述第1罩幕的步骤;在前述结果物上形成第1间隔壁层之后,全面蚀刻前述第1间隔壁层,在前述残留下来的第2氧化层和第2氮化层侧面,形成第1间隔壁,同时在前述全面蚀刻时,将前述第1间隔壁作为罩幕,第1氧化层被蚀刻的步骤;在前述构造中露出来的半导体基板上,依序形成闸极绝缘层和闸极传导体之后,将前述残留下来的第2氮化层利用作为化学机械研磨(CMP)的阻绝层(StopLayer),进行化学机械研磨,形成闸极传导体的步骤;将前述残留下来的第2氮化层、第2氧化层、第1氮化层和第1间隔壁,湿式蚀刻的步骤;将前述闸极传导体作为罩幕,对基板的前面实施LDD植入,形成LDD的步骤;在包含前述LDD的基板前面,形成第2间隔壁层之后,全面蚀刻前述第2间隔壁层,在闸极传导体的侧面,形成第2间隔壁的步骤;将包含前述第2间隔壁的闸极传导体,作为罩幕,对基板前面实施源极/汲极植入,形成源极/汲极区域的步骤;除去前述残留下来的第1氧化层的步骤;以及在前述闸极传导体和源极/汲极区域,形成自行对准矽化物的步骤。2.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中前述第1间隔壁层系利用氮化层。3.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中通道的大小系利用前述第1间隔壁层的宽度来调节。4.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中前述第2间隔壁层系利用氧化层来形成。5.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中前述第2间隔壁层系利用氮化层来形成。6.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中前述闸极传导体系利用多晶矽(Poly-Silicon)来形成。7.如申请专利范围第1项所述的半导体元件之短通道电晶体的制造方法,其中前述闸极传导体系利用金属(Metal)来形成。图式简单说明:第1图系用来说明根据习知技术之半导体元件之电晶体的制造方法的剖面图。第2a图~第2d图系用来说明根据本发明的半导体元件之短通道电晶体的制造方法之剖面图。 |
