芯片尺寸层叠系统和方法

摘要

本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。

主权项

1.一种高密度电路模块，包括：具有第一和第二导电层的第一弯曲电路，在导电层之间存在中间层，第一和第二导电层在第一弯曲电路的第一和第二外层的内部，第二导电层具有上和下弯曲触点，经穿过第二外层的第二CSP开口可以到达上弯曲触点，经穿过第一外层、第一导电层和中间层的第一CSP开口可以到达下弯曲触点，经穿过第二外层的模块触点开口也可以到达下弯曲触点；具有第一和第二导电层的第二弯曲电路，在导电层之间存在中间层，第一和第二导电层在第二弯曲电路的第一和第二外层的内部，第二导电层具有上和下弯曲触点，经穿过第二外层的第二CSP开口可以到述上弯曲触点，经穿过第一外层、第一导电层和中间层的第一CSP开口可以到达下弯曲触点，经穿过第二外层的模块触点开口也可以到达下弯曲触点；第一CSP，具有第一和第二侧面和带有沿下主表面的CSP触点的上和下主表面，第一CSP的CSP触点穿过第一和第二弯曲电路的第一CSP开口接触第一和第二弯曲电路的下弯曲触点；第二CSP，具有第一和第二侧面和带有沿下主表面的CSP触点的上和下主表面，第二CSP的CSP触点穿过第一和第二弯曲电路的第二CSP开口接触第一和第二弯曲电路的上弯曲触点，分别关于第一CSP的第一和第二侧面设置第一和第二弯曲电路以在第一和第二CSP之间放置第一和第二弯曲电路的上弯曲触点；和模块触点组，穿过模块触点开口接触第一和第二弯曲电路的下弯曲触点。