| 发明名称 | 双浮栅结构的非易失性半导体存储器器件及其制造方法 | ||
| 摘要 | 一种非易失性半导体存储器器件，包括：包含多个存储单元的存储单元阵列，每个存储单元通过具有一条位线的接触点和具有一条字线的接触点来限定，每个存储单元形成在衬底上，并且每个存储单元包括：在该存储单元之内设置的两个浮栅；以及在该两个浮栅之间插入的一个有源区。本发明的半导体存储器器件包括具有设置在有源区的相对侧面上的浮栅的非平坦有源区。控制栅与该浮栅和该有源区的一部分重叠。本发明还涉及存储器器件的制造方法。 | ||
| 申请公布号 | CN1607669A | 申请公布日期 | 2005.04.20 |
| 申请号 | CN200410095113.0 | 申请日期 | 2004.08.09 |
| 申请人 | 三星电子株式会社 | 发明人 | 梁正焕 |
| 分类号 | H01L27/115;H01L29/788;H01L21/8247 | 主分类号 | H01L27/115 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1、一种非易失性半导体存储器器件，包括：包含多个存储单元的存储单元阵列，每个存储单元通过位线的接触点和字线的接触点来限定，每个存储单元形成在衬底上，并且每个存储单元包括：在该存储单元之内设置的两个浮栅；以及在该两个浮栅之间插入的有源区。 | ||
| 地址 | 韩国京畿道 | ||