| 发明名称 |
METHOD FOR CMOS LATCH-UP IMPROVEMENT BY MEV BILLI (BURIED IMPLANTED LAYER FOR LATERAL ISOLATION) PLUS BURIED LAYER IMPLANTATION |
| 摘要 |
|
| 申请公布号 |
EP0912998(A4) |
申请公布日期 |
2005.04.20 |
| 申请号 |
EP19980909094 |
申请日期 |
1998.03.11 |
| 申请人 |
VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES INC. |
发明人 |
BORLAND, JOHN, O. |
| 分类号 |
H01L21/265;H01L21/761;H01L21/8238;H01L27/092;(IPC1-7):H01L27/02;H01L21/823;H01L29/06 |
主分类号 |
H01L21/265 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
