堆叠1T-n记忆体单元之结构

摘要

本发明系关于记忆体技术及在记忆体阵列架构上自交叉点及1T–1单元架构并入特定优点的新变体。1T–1单元架构之快速读取时间及较高讯杂比与交叉点架构之较高封装密度，两者都藉由组合此等布局之特定特征而得到使用。使用单个存取电晶体16来读取多个记忆体单元，该等多个记忆体单元可在于“Z”轴向排列的复数个记忆体阵列层中垂直堆叠于彼此上方。