| 发明名称 | 合并器 | ||
| 摘要 | 用于合并通信系统中多个数字通信信道的降低了硬件要求的电路。该电路利用加法器累加输入通信信道的样本，存入寄存器。选择寄存器和加法器之间连线的比特宽度的时候，可以考虑输入通信信道的比特宽度和个数，从而获得最小的比特宽度。 | ||
| 申请公布号 | CN1197282C | 申请公布日期 | 2005.04.13 |
| 申请号 | CN99813244.6 | 申请日期 | 1999.11.10 |
| 申请人 | 艾利森电话股份有限公司 | 发明人 | M·尼格尔;R·库克拉;S－H·努尔巴克什 |
| 分类号 | H04J13/00 | 主分类号 | H04J13/00 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 邹光新;李亚非 |
| 主权项 | 1.用多个周期合并多个数字通信信道的装置，每个通信信道都用具有第一个比特宽度的通信线传输，包括：一个多路复用器(110)，用于将多个数字通信信道多路复合到一个多路复合数字信号中去，第一个寄存器(130)，用于储存中间结果，一个加法器(120)，用于将数字通信信道样本和储存在第一个寄存器(130)中的中间结果加起来，其中加法器(120)的一个输入通过具有第一个比特宽度的第一条连接线(101)跟多路复用器(110)连接，加法器(120)的输出通过具有比第一个比特宽度大的第二个比特宽度的第二条连接线(102)跟第一个寄存器(130)的输入连接，第一个寄存器(130)的输出通过具有第二个比特宽度的第三条连接线(103)跟加法器(120)的其它输入相连，和其中，在对应于数字通信信道个数的周期中，通过在每个周期中将通信信道的一个样本跟储存在寄存器(130)中前面得到的中间结果加起来，产生一个合并输出样本。 | ||
| 地址 | 瑞典斯德哥尔摩 | ||