| 主权项 |
1.一种半导体记忆元件,包括多数个记忆胞阵列区块,其包括连接在多数个字元线与多数个位元线对之间的多数个记忆胞,该半导体记忆元件包括:每个该些记忆胞阵列区块包括一行选择电路,其具有多数个第一传输电晶体,用以在该些位元线对中的该选择位元线对与对应多数个写入控制讯号的一写入位元线对之间传输资料,以及多数个第二传输电晶体,其系用以在该选择位元线对与对应多数个读取控制讯号的一感测位元线对之间传输资料;以及一预充电与写入控制电路,用以在预充电作业期间预充电与均化对应一预充电开启讯号的该感测位元线对,在读取作业期间产生对应一写入开启讯号的该些读取控制讯号与多数个行选择讯号,以及在写入作业期间产生对应一区块选择讯号的该些写入控制讯号、该写入开启讯号、该预充电开启讯号与该些行选择讯号。2.如申请专利范围第1项所述之半导体记忆元件,其中每个该些第一传输电晶体是一NMOS电晶体。3.如申请专利范围第1项所述之半导体记忆元件,其中每个该些第二传输电晶体是一PMOS电晶体。4.如申请专利范围第1项所述之半导体记忆元件,其中该预充电与写入控制电路包括一预充电与均化电路,其系用以预充电与均化对应该预充电开启讯号的该感测位元线对;一写入控制讯号产生电路,其系用以藉由合并该区块选择讯号、该写入开启讯号与该预充电开启讯号来产生一写入控制讯号;一读取控制讯号产生电路,其系用以藉由合并该些行选择讯号与该写入开启讯号来产生该些读取控制讯号;以及一写入控制讯号,其系用以藉由合并该些行选择讯号与该写入讯号来产生该些写入控制讯号,其中在一预充电期间所有该些第一与第二传输电晶体被开启,且在该些第一与第二传输电晶体中的该已选择第一传输电晶体在写入作业期间被开启。5.一种半导体记忆元件,包括多数个记忆胞阵列区块,其包括连接于多数个字元线与多数个位元线对之间的多数个记忆胞,该半导体记忆元件包括:每个该些记忆胞阵列区块包括一行选择电路,其系具有多数个第一传输电晶体,其系用以在该些位元线对中的该选择位元线对与对应多数个写入控制讯号的一写入位元线对之间传输资料,与多数个第二传输电晶体,其系用以在该选择位元线对与对应多数个读取控制讯号的一感测位元线对之间传输资料;以及一预充电与写入控制电路,其系用以在预充电作业期间均化对应一预充电开启讯号的该感测位元线对,在读取作业期间产生对应一写入开启讯号的该些读取控制讯号、该预充电开启讯号与多数个行选择讯号,以及在写入作业期间产生对应一区块选择讯号的多数个写入控制讯号、该写入开启讯号、该预充电开启讯号与该些行选择讯号。6.如申请专利范围第5项所述之半导体记忆元件,其中每个该些第一传输电晶体是一NMOS电晶体。7.如申请专利范围第5项所述之半导体记忆元件,其中每个该些第二传输电晶体是一PMOS电晶体。8.如申请专利范围第5项所述之半导体记忆元件,其中该预充电与写入控制电路包括一均化电路,其系用以均化对应该预充电开启讯号的一感测位元线对;一写入控制讯号产生电路,其系用以藉由合并该区块选择讯号、该写入开启讯号与该预充电开启讯号来产生一写入控制讯号;一读取控制讯号产生电路,其系用以藉由合并该些行选择讯号、该写入开启讯号与该预充电开启讯号来产生该些读取控制讯号;以及一写入控制讯号,其系用以藉由合并该些行选择讯号与该写入讯号来产生该些写入控制讯号,其中在预充电期间该些第二传输电晶体被开启,且在该些第一与第二传输电晶体中的该已选择第一传输电晶体在写入作业期间被开启。图式简单说明:图1是绘示传统半导体记忆元件的方块图。图2是绘示图1中传统半导体记忆元件预充电与写入控制电路的电路图。图3是绘示图2中预充电与写入控制电路的时间图。图4是根据本发明实施例绘示预充电与写入控制电路的电路图。图5是绘示图4中预充电与写入控制电路的时间图。图6是根据本发明另一实施例绘示预充电与写入控制电路的电路图。图7是绘示图6中预充电与写入控制电路的时间图。 |
