| 主权项 |
1.一种传送控制及资料之输入/输出(I/O)系统(106),其在一核心处理引擎(102)及包含直接记忆体存取(DMA)滙流排(110)及一串流资料滙流排(108)之复数个滙流排类型间传送控制及资料,该系统包括:一串流界面(207),用以自该串流资料滙流排(108)传送串流资料至该核心处理引擎;一直接记忆体存取界面(209),用以自该直接记忆体存取资料滙流排(110)传送直接记忆体存取资料至该核心处理引擎;以及一仲裁器(202),用以协调在该串流界面(207)及直接记忆体存取界面(209)间与该核心处理引擎(102)的资料传送。2.如申请专利范围第1项之系统,其中该仲裁器:接收一来自该核心处理引擎以指示何时该核心处理引擎系备妥以处理资料的处理资料的要求;选择该串流界面或该直接记忆体存取中任一者;随该核心处理引擎进入一位址阶段;及随该核心处理引擎进入一资料阶段,以自该所选界面传送资料至该核心处理引擎。3.如申请专利范围第2项之系统,其中,该处理资料的要求系在复数个要求信号线之一上进行接收,每一要求信号线系相关于复数个通道中的每一个,该处理核心引擎系透过该通道而处理资料。4.如申请专利范围第2项之系统,其中,当该直接记忆体存取界面被选择时,一主机位址、一本地位址及一位元组计数被当成该位址阶段的一部分。5.如申请专利范围第4项之系统,其中,当该串流界面被选择时,该主机位址系为一虚拟位址,该主机位址代表一用以串流界面资料的位址。6.如申请专利范围第4项之系统,其中,该仲裁器操作于一分享滙流排模式中,其中该位址阶段系执行于进入该资料阶段前的复数个通道中的至少一些通道。7.如申请专利范围第6项之系统,进一步包括一位址滙流排及一介于该核心处理引擎及每一个界面之间的资料滙流排。8.如申请专利范围第1项之系统,进一步包括:一介于该串流资料滙流排及该串流界面之间的串流输入/输出核心(208);及一介于该直接记忆体存取资料滙流排及该直接记忆体存取界面之间的直接记忆体存取输入/输出核心(210)。9.如申请专利范围第8项之系统,其中,该串流输入/输出核心系为一状态机器,用以介接着一PL3滙流排并施行一PL3协定,且其中,该直接记忆体存取输入/输出核心系为一状态机器,用以介接着一PCI滙流排并施行一PCI协定。10.如申请专利范围第2项之系统,其中,每一通道系相关于串流资料或直接记忆体存取资料中任一者,且其中,该仲裁器依据该相关于该通道的资料类型,选择该串流界面或该直接记忆体存取界面中任一者,其中系从该通道接收该要求。11.如申请专利范围第2项之系统,其中,回应于该处理资料要求,该仲裁器选择具有有效处理资料的界面中的其中之一。12.如申请专利范围第1项之系统,其中,该串流界面系一第一界面,且该直接记忆体存取界面系一第二界面,且该系统进一步包括一第三界面,且其中,该仲裁器协调该核心处理引擎及每一个界面间的资料传送。13.如申请专利范围第12项之系统,其中,该第三界面系为一第二串流界面,用以配合该核心处理引擎来传送串流资料。14.如申请专利范围第12项之系统,其中,该第三界面系为一第二直接记忆体存取界面,用以配合该核心处理引擎来传送直接记忆体存取资料。15.一种用以协调复数个界面及一处理核心间的资料通讯之仲裁器,包括:控制逻辑,用以选择该界面之一用于一配合一处理核心的资料传送;以及一多工元件,接收来自该处理核心的复数个通讯信号并提供该通讯信号给对应于该控制逻辑所选的界面元件。16.如申请专利范围第15项之仲裁器,其中,该控制逻辑选择一直接记忆体存取(DMA)界面或一串流界面中任一者,协调一位址阶段及协调一资料阶段,用于该所选界面之资料传送。17.如申请专利范围第16项之仲裁器,其中,当该所选界面系为该串流界面时,该位址阶段使用虚拟位址。18.如申请专利范围第15项之仲裁器,其中,该多工元件包含用以接收一来自该处理核心的复数个通道中的每一通道资料的要求的信号线。19.如申请专利范围第18项之仲裁器,进一步包括一可程式化暂存器,以储存指示一用于每一通道的界面类型的通道控制位元,该类型系一直接记忆体存取界面或一串流界面中任一者。20.如申请专利范围第19项之仲裁器,其中,该可程式化暂存器系利用一主机藉由接收用于该通道之一的新通道控制位元来重新架构,且其中,在完成这一个通道的一完整资料封包传送后,该控制逻辑系回应至该新通道控制位元。21.一种传送控制及资料的方法,其于一核心处理引擎(102)及包含直接记忆体存取(DMA)滙流排(110)及一串流资料滙流排(108)的复数个滙流排类型间传送控制及资料,该方法包括:使用一串流界面(207)自该串流资料滙流排(108)传送串流资料至该核心处理引擎;使用一直接记忆体存取界面(209)自该直接记忆体存取资料滙流排(110)传送直接记忆体存取资料至该核心处理引擎;以及使用一仲裁器(202)来协调在该串流界面(207)及直接记忆体存取界面(209)间与该核心处理引擎(102)的资料传送。22.如申请专利范围第21项之方法,进一步包括:接收一来自该核心处理引擎以指示何时该核心处理引擎系备妥以处理资料的资料的要求;选择该串流界面或该直接记忆体存取中任一者;随该核心处理引擎进入一位址阶段;以及随该核心处理引擎进入一资料阶段,以自该所选界面传送资料至该核心处理引擎。23.如申请专利范围第22项之方法,该处理资料的要求系在复数个要求信号线之一上进行接收,每一要求信号线系相关于复数个通道中的每一个,该处理核心引擎系透过该通道处理资料。24.如申请专利范围第22项之方法,其中,当该直接记忆体存取界面被选择时,该方法包含识别当成该位址阶段的一部分的一主机位址、一本地位址及一位元组计数。25.如申请专利范围第24项之方法,其中,当该串流界面被选择时,该方法包含识别一用以串流界面资料的虚拟位址。26.如申请专利范围第24项之方法,其中,该仲裁器系以一分享滙流排模式操作,且其中该方法包含于执行该资料阶段前,执行用于复数个通道中的至少一些通道内之该位址阶段。27.如申请专利范围第22项之方法,其中,每一通道系相关于串流资料或直接记忆体存取资料中任一者,且其中该方法包含依据该相关于该通道的资料类型,选择该串流界面或该直接记忆体存取界面中任一者,其中系从该通道接收该要求。28.如申请专利范围第22项之方法,其中,回应于该处理资料要求,该方法包含选择具有有效处理资料的界面中的其中之一。29.如申请专利范围第21项之方法,其中,该串流界面系一第一界面,且该直接记忆体存取界面系一第二界面,且其中,一第三界面被提供,且其中,该方法进一步包含协调该核心处理引擎及每一个界面间的资料传送。图式简单说明:第1图说明一其中实行本发明之一较佳实施例之系统架构配置之简化功能方块图;第2图说明一根据本发明之一较佳实施例之具弹性输出/输入系统之简化功能方块图;第3图说明一根据本发明之一较佳实施例之直接记忆体存取界面之简化功能方块图;第4图说明一根据本发明之一较佳实施例之串流界面之简化功能方块图;第5图说明一根据本发明之一较佳实施例之仲裁器之简化功能方块图;以及第6图说明一根据本发明之一较佳实施例之控制及资料传送程序之简化简化流程图; |
