| 发明名称 |
PHASE-LOCKED LOOP BASED CLOCK PHASING IMPLEMENTING A VIRTUAL DELAY |
| 摘要 |
|
| 申请公布号 |
EP1277285(B1) |
申请公布日期 |
2005.04.06 |
| 申请号 |
EP20010904686 |
申请日期 |
2001.01.31 |
| 申请人 |
TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) |
发明人 |
FREDRIKSSON, JESPER |
| 分类号 |
H03L7/087;H03L7/14;H04J3/06;H04L7/033;(IPC1-7):H03L7/08 |
主分类号 |
H03L7/087 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
