时钟与数据恢复电路

摘要

本发明提供一种时钟与数据恢复电路，易于调整频率范围和特性。包括：移相电路101，该电路具有以多相时钟为输入，从中选择输出多组时钟对的开关，及以从开关的输出的多组时钟对为输入，以对该时钟对的相位差进行内分的时间，输出规定延迟时间的信号的多个内插器；多个锁存电路102，根据从移相电路101分别输出的信号，输出对输入数据进行锁存的输出数据；计数器103，对多个锁存电路的输出进行计数；滤波器105，对计数器的输出在规定时间上进行平均；解码器106，对滤波器的输出进行解码；以及选择电路104，以从多个锁存电路所输出的数据、和从多个内插器中规定的内插器输出的时钟为一组作为输入，选择输出的数据和时钟对。

主权项

1.一种时钟与数据恢复电路，包括：多个锁存电路，其接收共同的输入数据并分别被提供相位相互偏移的时钟，上述多个锁存电路利用上述时钟的跃变边缘对上述输入数据进行采样并输出采样的数据；相位检测电路，用于从上述多个锁存电路的输出中检测与上述时钟相关的上述输入数据的跃变点的相位并输出所检测的相位；滤波器，用于对上述相位检测电路的输出进行平滑处理；及根据上述滤波器的输出对上述时钟的相位进行控制的电路；上述时钟与数据恢复电路根据输入数据对时钟及上述输入数据进行恢复，其中，用于向上述多个锁存电路提供相位相互偏移的时钟的电路包括：开关，其接收相位相互不同的多个时钟即多相时钟，并从上述多相时钟中选择多组时钟对；及多个内插器，将从上述开关所输出的多组时钟对作为输入，以对该时钟对的相位差进行内分的时间，输出规定延迟时间的信号；上述各内插器包括：根据输入的时钟对逻辑值，使电容的充电通路和放电通路分别接通及断开的电路；及当上述电容的端子电压和阈值间的大小关系发生反转时改变输出逻辑值的缓冲电路，并且上述电容的容量值可通过由决定容量值用的控制信号进行接通及断开的开关群进行可变设定，从上述多个内插器输出的信号作为上述多个锁存电路的时钟供给；控制上述时钟相位的电路具有对上述滤波器的输出进行解码的解码器；根据上述解码器的输出信号，控制上述开关中的时钟对的选择切换，由此使得能可变设定上述多个内插器的内分比，对分别供给上述多个锁存电路的相位进行超前或滞后控制。