非易失性半导体存储器件及其不良补救方法

摘要

披露一种非易失性半导体存储器件，它包括：具有可电重写的存储单元的第一存储单元阵列；具有可电重写数据的冗余存储单元的第二存储单元阵列；可存储规定代码的第一存储部件；对所选代码与规定代码进行比较以产生激活信号的第一比较器；不良地址锁存电路，由激活信号进行激活和可被控制以暂时锁存对应于不良的不良地址；存储不良地址锁存电路锁存的不良地址的第二存储部件；第二比较器，对输入地址与不良地址进行比较，当输入地址与不良地址一致时产生置换控制信号；和置换电路，用第二存储单元阵列的输出来置换第一存储单元阵列的输出。

主权项

1.非易失性半导体存储器件，包括：第一存储单元阵列，包括以矩阵形式排列的多个可电重写的MOS型存储单元，该多个存储单元可根据输入地址来选择；第二存储单元阵列，包括至少以矩阵的行或列形式排列的多个可电重写数据的MOS型冗余存储单元，该多个冗余存储单元可根据冗余地址来选择；第一存储部件，在测试模式中可由第一写入控制信号来控制写入，它存储外部输入的规定代码；第一比较器，对测试模式中外部输入的所选代码和存储在第一存储部件中的规定代码进行比较，当所选代码与规定代码一致时产生激活信号；由第一比较器产生的激活信号进行激活的不良地址锁存电路，当在测试模式中在第一存储单元阵列中产生不良时，由锁存控制信号来控制不良地址锁存电路，暂时锁存对应于该不良的不良地址；第二存储部件，在测试模式中可由第二写入控制信号来控制写入，它存储锁存电路锁存的不良地址；第二比较器，对输入地址与第二存储部件中存储的不良地址进行比较，当输入地址与不良地址一致时产生置换控制信号；和置换电路，受置换控制信号控制，用第二存储单元阵列的输出来置换第一存储单元阵列的输出。